Wie viele LUT's?

[D. E. (eschlair)]

Hallo zusammen

Wie viele LUT's braucht ein FPGA für 5 (oder x) Eingänge?

Es ist eine Prüfungsfrage. Daher ist eher der theoretische Wert gemeint.

Danke :)

[Floh (Gast)]

Kommt auf die Architektur des FPGAs an.

[ähmm.. (Gast)]

"Keine", aber 5 I/Os

[D. E. (eschlair)]

>Kommt auf die Architektur des FPGAs an.

Wäre eine andere Definition hilfreicher? Wie viele LUT's sind mindestens 
nötig?


Die Frage hatten wir irgendwann mal im Februar besprochen (lange her 
:(... ).
Es waren sicher mehr als 5, aber irgendwie auch nicht über 20. hmm...

[Hans-Georg L. (h-g-l)]

Das lässt sich so pauschal nicht beantworten.

Du belegst/benötigst ja auch noch andere Ressourcen und nicht alle LUT's 
sind gleich.

Wenn du die FPGA-Eingänge nur auf FPGA-Ausgänge vedrahtest brauchst du 
garkeine LUT.

[Dorfknilch (Gast)]

LUT sind eine Boolsche Verknuepfungsfunktonalitaet. Damit kann man alle 
logischen Gatter bauen. NOT, NOR, NAND, OR, AND, XOR, plus alles was 
darauf aufbaut. zB Addierer, Subtrahierer, Multiplexer, Multiplizierer.

Die Funktionalitaeten mit einem Register(FlipFlop) sind dann zB Latch, 
Schieberegister, Zaehler.

Eine LUT und ein Flipflop bilden zusammen eine Makrozelle. Von einer 
Makrozelle, kann man die LUT, das FF oder beides benutzen. Je nach 
gewuenschter Funktionalitaet.

Deshalb simuliert man ja erst um herauszufinden, welchen Baustein man 
braucht.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Dorfknilch schrieb:
> Deshalb simuliert man ja erst um herauszufinden, welchen Baustein man
> braucht.
Eine Funktionale Simulation sagt dir nur, dass deine VHDL-Beschreibung 
an sich funktioniert. Sie sagt aber nichts darüber, ob das überhaupt in 
ein FPGA oder gar in welches FPGA reinpasst...

> Eine LUT und ein Flipflop bilden zusammen eine Makrozelle.
Bei welcher Firma gibt es Makrozellen in einem FPGA?
Ich kenne da nur die Begriffe CLB, Slice und Logikzelle...

D. E. schrieb:
> Wie viele LUT's braucht ein FPGA für 5 (oder x) Eingänge?
Ich vermute, die Frage lautet eher: "Wie viele LUT's braucht ein FPGA 
für eine kombinatorische Verknüpfung von 5 (oder x) Eingängen?"
Und die Antwort für 5 Eingänge lautet:
mit 4er LUTs braucht man 2 LUTs, mit 6er LUTs nur 1...

[FJ der Nachzähler (Gast)]

<Ich vermute, die Frage lautet eher: "Wie viele LUT's braucht ein FPGA
<für eine kombinatorische Verknüpfung von 5 (oder x) Eingängen?"
<Und die Antwort für 5 Eingänge lautet:
<mit 4er LUTs braucht man 2 LUTs, mit 6er LUTs nur 1...

Ne, genau nachgezählt bedarf es bei 4er LUTS zwei davon plus einen 
nachgeschalteten Multiplexer (bei Xilinx der F5 - MUX). Hat es diesen 
dedizierten Mux nicht, braucht es 3 LUT's ...


MfG,

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Richtig, der dritte dient dann nur als Multiplexer...

Die Frage lautet also: wieviele Kombinationen passen in eine LUT (bei 
4er LUTs: 16) und wieviele Kombinationen ergeben sich aus den Eingängen 
(bei 5 Eingängen: 32).
D.h. jetzt brauche ich mindestens 2 LUTs plus den Multiplexer, um diese 
LUTs umzuschalten. Das ist bei 2 LUTs noch eine LUT extra:

           ____
1 --o-----|    |
2 --+o----| 1  |
3 --++o---|    |            ____
4 --+++o--|____|-----------|    |----
5 --++++-------------------| 3  |
    ||||   ____     .------|    |
    '+++--|    |----'   x--|____|
     '++--| 2  |       
      '+--|    |
       '--|____|

Und für 6 Eingänge kann ich jetzt 2 solcher "Fünfer-LUTs" in ähnlicher 
Weise hintereinanderschalten...

[P. K. (pek)]

Lothar Miller schrieb:
> Und für 6 Eingänge kann ich jetzt 2 solcher "Fünfer-LUTs" in ähnlicher
> Weise hintereinanderschalten...

(Noch) nicht nötig, hast ja auf dem 3-er noch einen Eingang frei. Für 6 
Inputs tun's also in diesem Fall immer noch 3 LUT's...

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Peter K. schrieb:
> (Noch) nicht nötig, hast ja auf dem 3-er noch einen Eingang frei. Für 6
> Inputs tun's also in diesem Fall immer noch 3 LUT's...
Zeigen...

6 Eingänge haben 2^6 = 64 mögliche unabhängige Kombinationen. Ich kann 
aber in 3 LUTs mit je 16 Möglichkeiten nur (maximal) 48 unabhängige 
Kombinationen packen. Mit Optimierungen und Redundanzen ginge da evtl. 
was, aber im schlimmsten Fall reicht es eben nicht!

Denn sonst würde ich 5 Eingänge auch locker in 2 LUTs bekommen, und 
hätte sogar noch was frei...

                       ____
             1  ------|    |----
             2  ------| 1  |
      ____   3  ------|    |
4 ---|    |-----------|____|
5 ---| 2  |       
x ---|    |
x ---|____|

Hier geht das aber nur wenn 1, 2 und 3 gemeinsam von 4 und 5 
abhängen...

[P. K. (pek)]

Lothar Miller schrieb:
> aber im schlimmsten Fall reicht es eben nicht!

Yep, you're right.

[Guest (Gast)]

@Lothar,
womit zeichnest Du die ASCII-Bilder? (sorry für offtopic)

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Guest schrieb:
> womit zeichnest Du die ASCII-Bilder? (sorry für offtopic)
Solche kleine mit der Tastatur und Ctrl-C, Ctrl-V...  ;-)

Größere mit AACircuit:
http://www.tech-chat.de/aacircuit.html