Mentor Graphics; wie Vendor Libraries einbinden

[Reto B. (schnuber)]

Hallo
Ich habe da ein Problem. Und zwar habe ich ein VHDL design entwickelt in 
der Lattice Diamond Umgebung und möchte diese Desgn jetzt in Mentor 
Graphics HDL Designer öffnen. Zwecks Simulation (Modelsim) und Zwecks 
Dokumentation.

Nun habe ich das Problem, dass der HDL Designer die library xp2 nicht 
kennt, welche in einem der vhdl Files eingebunden wird.

library IEEE;
use IEEE.std_logic_1164.all;
-- synopsys translate_off
library xp2;
use xp2.components.all;
-- synopsys translate_on

Mir ist klar, dass ich die Library irgendwie in das Mentor Verzeichniss 
reinkompilieren muss, Lattice liefert entsprechende batch files mit. 
Aber irgendwie mache ich wohl etwas falsch (evt. mit den Library 
mappings?) da es nicht klappt. Ich muss erhlich gestehen ich blick auch 
nicht durch.

Kann mir vielleicht jemand helfen?
Gruss

[Duke Scarring (Gast)]

Vielleicht hilft Dir der Befehl vmap weiter?

Duke

[Thomas R. (Firma: abaxor engineering) (abaxor)]

Reto B. schrieb:
> Mir ist klar, dass ich die Library irgendwie in das Mentor Verzeichniss
> reinkompilieren muss, Lattice liefert entsprechende batch files mit.
> Aber irgendwie mache ich wohl etwas falsch (evt. mit den Library
> mappings?) da es nicht klappt. Ich muss erhlich gestehen ich blick auch
> nicht durch.

Hast du die Bibliotheken in bereits kompiliert? Dazu lege ich mir ein 
entsprechendes Projekt an, in das ich die Lattice-Bibliotheken einfüge. 
Dann wird kompiliert, dabei gibt es meist einen Fehler, weil die gerade 
estellte Lib sich selber braucht. Darum musst du ein Mapping auf work 
anlegen: im Library-Tab RMB->New->Library...-> a map to an existing 
library. Eventuell gibt es auch noch Fehler, weil man nicht die richtige 
Compile-Order hat, dann die Reihenfolge ändern.
Wenn du dann durch bist, musst du in deine Projekt, wo du die XP2-Lib 
braucht auch noch ein Mapping auf die XP2-Lib erstellen.

Das Verfahren hier klappt mit Lattice, Actel und Xilinx-Unisim, weil da 
immer nur ein paar Dateien dazu gehören. Für die XilinxCoreLib sollte 
man schon das Comxlib-skript nutzen.

Viel Erfolg


Tom

[Reto B. (schnuber)]

Danke für die Hilfe.
Ich konnte das Problem lösen in dem ich im Projekt eine neue Library 
namens xp2 mache. Dann gehe ich in den Library Explorer und füge per 
Add->Existing Files die sourcen der xp2 Library hinzfüg. Das scheint 
vorerst zu klappen. Ich verstehe das ganze zwar irgendwie nicht ganz, 
weil nichts kompiliert wurde, aber was solls.

[Christian R. (supachris)]

Ist bei Lattice kein Programm/Script dabei, um die Vendor Libs für die 
entsprechende ModelSim Version zu kompilieren? Xilinx liefer da das 
compxlib script mit, damit muss man die Libs kompilieren und dann kann 
man die verwenden.

[Reto B. (schnuber)]

Doch Lattice liefert schon ein script mit. Ich habe auch kein Problem 
mit Modelsim zu simulieren. Aber ich glaube ich habe einfach noch nicht 
verstanden wie das Library Konzept im HDL Designer funktioniert.

[Duke Scarring (Gast)]

Christian R. schrieb:
> Ist bei Lattice kein Programm/Script dabei, um die Vendor Libs für die
> entsprechende ModelSim Version zu kompilieren?
Um mal eine kleine Ergänzung zu machen (und mir die Suche beim nächsten 
Mal zu verkürzen...):
Bei Lattice Diamond (getestet mit Version 3.3) nennt sich das Skript: 
cmpl_libs und ist über die TCL-Konsole zu starten:

cmpl_libs -sim_path C:/modeltech64_10.3d/win64 -target_path D:/compiled_libs
Diamond install path: C:/lscc/diamond/3.3_x64
Compiling SC Verilog library...
Compiling SCM Verilog library...
Compiling EC Verilog library...
Compiling XP Verilog library...
Compiling ECP Verilog library...
Compiling MACHXO Verilog library...
Compiling ECP2 Verilog library...
Compiling XP2 Verilog library...
Compiling ECP3 Verilog library...
Compiling MACHXO2 Verilog library...
Compiling MACHXO3L Verilog library...
Compiling LPTM Verilog library...
Compiling LPTM2 Verilog library...
Compiling ECP5U Verilog library...
Compiling SC VHDL library...
Compiling SCM VHDL library...
Compiling EC VHDL library...
Compiling XP VHDL library...
Compiling ECP VHDL library...
Compiling MACHXO VHDL library...
Compiling ECP2 VHDL library...
Compiling XP2 VHDL library...
Compiling ECP3 VHDL library...
Compiling MACHXO2 VHDL library...
Compiling MACHXO3L VHDL library...
Compiling LPTM VHDL library...
Compiling LPTM2 VHDL library...
Compiling ECP5U VHDL library...
Refreshing PCSA library...
Refreshing SYSBUSA library...
Refreshing LSCDR library...
Mapping ECP2M Verilog library...
Mapping ECP2M VHDL library...
Refreshing PCSC library...
Refreshing PCSC revA library...
Refreshing PCSD library...
Mapping ECP5UM Verilog library...
Mapping ECP5UM VHDL library...
Libraries are located in D:/compiled_libs and modelsim.ini is updated.

Duke