Xilinx ISE Schematic und mehrere Leitungen

Hallo zusammen,

ich habe ein Digilent Genesys FPGA Board geschenkt bekommen, leider 
wusste der Gutmeinende nicht, dass ich bisher nur mit AVR Prozessoren 
herum gebastelt habe. So versuche ich mich nun in FPGA einzuarbeiten und 
stoße bereits beim Zeichnen einer Schaltung bei kleinsten Themen auf 
Widerstand:

Ich habe ein UND Gatter gezeichnet und den Ausgang auf eine der auf dem 
Board vorhandenen LED's gelegt (auf LOC AG8). Wenn ich nun versuche 
diesen Ausgang zusätzlich auf einen der Steckbrücken / Ausgänge zu legen 
(z.B. auf LOC AD11), dann erscheint die Meldung, dass dieser NET bereits 
einen LOC Eintrag besitzt (den der LED).

Kann man denn nicht ein Signal auf mehrere PIN's legen? Muss ich einen 
Leitungsbuffer dazwischen zeichnen? Oder geht es auch irgendwie anders - 
sparsamer?

Xilinx ISE 14.2