Forum: FPGA, VHDL & Co. balancierte Pipeline


von Andreas Seitel (Gast)


Lesenswert?

Hallo,
Was versteht man genau unter einer balancierten Pipeline? Bedeutet es, 
dass alle Stufen (fetch, decode,execute, writeback zb) immer ausgelastet 
sind und keine stufe leer läuft während eine andere stark am arbeiten 
ist?

welche Auswirkungen hat eine unbalancierte Pipeline-Architektur?

danke

von Selbi (Gast)


Lesenswert?

Andreas Seitel schrieb:
> fetch, decode,execute, writeback

Du bist beim pipelined Cache, glaube ich.

von Andreas Seitel (Gast)


Lesenswert?

geht um nen pipelined processor

von user (Gast)


Lesenswert?

balancierte pipeline bedeutet, das die laufzeit der gatter in jeder 
pipeline-stufe gleich ist

von Sarah Jewo (Gast)


Lesenswert?

user schrieb:
> balancierte pipeline bedeutet, das die laufzeit der gatter in jeder
> pipeline-stufe gleich ist

so und jetzt richtig:

... dass

a) die zahl der Taktzyklen in der Stufe gleich ist (ideal 1) und damit

b) die zahl der parallelen Stufen dazu passt (siehe multi cycle) und

c) die anordnung paralleler Stufen so vorgenommen wird, dass Punkt a) 
erreicht wird

von Fritz J. (fritzjaeger)


Lesenswert?

Sarah Jewo schrieb:
> user schrieb:
>> balancierte pipeline bedeutet, das die laufzeit der gatter in jeder
>> pipeline-stufe gleich ist
>
> so und jetzt richtig:
>
> ... dass
>
> a) die zahl der Taktzyklen in der Stufe gleich ist (ideal 1) und damit
>
> b) die zahl der parallelen Stufen dazu passt (siehe multi cycle) und
>
> c) die anordnung paralleler Stufen so vorgenommen wird, dass Punkt a)
> erreicht wird

a) soll wohl heissen "in den Stufen"
Die Festlegung auf Taktzyklen als Zeitnormal ist nach meinen recherchen 
nicht zwingend. Allgemein staht da Laufzeit pro Pipeline stage. Die engl 
WP kann man so lesen, das balanced pipelines notwendig sind für 
ungebufferte pipelines. 
http://en.wikipedia.org/wiki/Pipeline_%28computing%29#Buffered.2C_asynchronous_pipelines.

Das eine Pipelinestage auch in mehr als einem Takt abgearbeitet wird wie 
die Klammerbemerkung suggeriert ist mir noch nicht untergekommen und 
halte ich wegen der möglichen timing Verletzungen für nicht 
wünschenswert. Möglicherweise sind hier mehrere überlappende Takte 
gemeint, das ist aber bei FPGA's und heute generell nicht 
üblich/möglich/nötig.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.
Lade...