Xilinx SP605 CLKSOURCE 2x?

[kyrel (Gast)]

Hallo zusammen,

habe das SP605-Board und dieses enthält 2 (feste) Taktquellen 27MHz 
USER_CLOCK und 200MHz SYSCLOCK - (3. ist extern).

Alle kann ich wahlweise verwenden!

Da der SYSCLOCK diff.-Eingänge hat, wird die Primitive IBUFGDS 
instanziiert.

Zu meiner Frage:

Wenn ich USER_CLOCK verwende, benötige ich kein IBUFGDS, verwende ich 
SYSCLOCK muss ja IBUFGDS instanziiert werden.

Jetzt will ich wissen, ob es in VHDL eine Möglichkeit gibt die Auswahl 
der CLK_SOURCE in Abhängigkeit - bspw. einer generic - Anweisung zu 
machen;
Im Sinnne:
generic(
CLK_COURCE : <Typ> <Name>
);

sodass im VHDL-Code in Abhängigkeit von CLK_SOURCE entweder die 27MHz 
verwendet werden oder eben ein Modul, welches die Primitive IBUFGDS 
enthält und die 200MHz verwendet werden können.

Damit will ich mir das ständige switchen zwischen 27MHz und 200Mhz 
ersparen. Da wäre ein einziger Eintrag bequemer ;)

Ich hoffe, ich habe mich klar ausgedrückt, sodass meine Frage 
verständlich ist ;)

Ist dies möglich? Bzw. wonach sollte ich da gucken/googeln?

Danke

kyrel

[Duke Scarring (Gast)]

kyrel schrieb:
> Ist dies möglich?
Ja. Aber ich würde es über einen kleinen Umweg machen:

1. Beide Taktquellen im Design vorsehen (inklusive dem nötigen IBUFGDS)
2. die resultierenden (internen) Signal auf einen BUFGMUX geben
3. den SEL-Eingang vom BUFGMUX per generic setzen

Abgesehen davon: Brauchst Du beide Quellen?
Ich habe mir bisher den nötigen Takt aus den 200 MHz per DCM oder PLL 
generiert.
Den nicht benötigten Takteingang (z.B. die 27 MHz) kann man einfach 
ignorieren.

Duke