PCI mit Virtex 5

[Sandy (Gast)]

Liebe Kollegen!

Ich möchte gerne etwas mehr Erfahrung mit PCI machen und habe mein 
Virtex 5 Board im PC eingebaut. Das Testdesign von Xilinx funktioniert 
und jetzt würde ich gerne eine Led anmachen wenn Daten empfangen wurden.
Leider kann ich kein Programming File erstellen.

ERROR:LIT:550 - CLKIN of GTP_DUAL symbol
   "U1/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i" (output
   signal=U1/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_refclk_out) is 
not
   driven by a BUFG, BUFR, IBUFDS, IBUFGDS or GT.
Errors found during logical drc.

#Created by Constraints Editor (xc5vlx110t-ff1136-1) - 2012/11/26
NET "clk" TNM_NET = clk;
TIMESPEC TS_clk = PERIOD "clk" 100 MHz HIGH 50%;

INST "U1/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i" LOC = GTP_DUAL_X0Y2;
#INST "PCI_top/U1/pcie/pcie_blk/SIO/pcie_gt_wrapper_i/GTD[0].GT_i" LOC = GTP_DUAL_X0Y1;
NET "pci_exp_rxn[0]" LOC = AF1;
NET "pci_exp_txn[0]" LOC = AE2;
NET "pci_exp_txp[0]" LOC = AD2;
NET "pci_exp_rxp[0]" LOC = AE1;
NET "clk" LOC = AH15;
NET "reset" LOC = H10;
NET "led" LOC = F6;

Bitte helft mir, ich sitze schon seit Stunden und komme nicht auf meinen 
Fehler!!!

DANKE!

Bussi
Sandy

[Clara (Gast)]

Oh nein, die Bussi-Tante ist wieder da!

[Sandy (Gast)]

Danke, hab Dich auch lieb.

Wenn Du mir hilfst lass ich das Bussi in Zukunft weg !?

[Sandy (Gast)]

Hat denn schon mal jemand die PCI verwendet?

Bussi
Sandy

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Sandy schrieb:
> mehr Erfahrung mit PCI machen
> ...
> CLKIN of GTP_DUAL symbol "U1/pcie_ep0/pcie_blk
Was denn jetzt? PCI oder PCIe?
Ist trotz fast gleichem Namen immerhin ein Unterschied wie Tag+Nacht...

[Sandy (Gast)]

PCIe

Sorry, war etwas schlampig beim schreiben

[DuArte (Gast)]

Simulierst du dein Design?

[Sandy (Gast)]

Nein, ich wollte zuerst nur eine Led anmachen wenn etwas vom PC gekommen 
ist.

entity PCI_data is
    Port ( clk : in  STD_LOGIC;
           reset : in  STD_LOGIC;
           trn_rsrc_rdy_n : in  STD_LOGIC;
        led : out std_logic;
           trn_rdst_rdy_n : out  STD_LOGIC;
           trn_rd : in  STD_LOGIC_VECTOR (63 downto 0));
end PCI_data;

architecture Behavioral of PCI_data is

begin

p_read : process (clk, reset)

begin

if reset = '0' then
  led <= '0';
  trn_rdst_rdy_n <= '1';
elsif clk'event and clk = '1' then
  if trn_rsrc_rdy_n = '0' then
    led <= '1';
    trn_rdst_rdy_n <= '0';
  end if;
  
end if;

end process;

end Behavioral;

Leider kann ich kein Programming File erstellen.

Inzwischen habe ich einen Microblaze mit PCI ausgestattet und den in den 
FPGA gesteckt. Mit dem Microblaze habe ich schon gearbeitet aber noch 
nicht mit PCI deshalb kenne ich mich nicht mit den Befehlen vom PCI aus.

Lieber wäre mir allerdings ich erspare mir den Microblaze.

Bussi
Sandy

[DuArte (Gast)]

Mensch Meier.

>PCI

>>PCIe
>>Sorry, war etwas schlampig beim schreiben

Immer noch nicht geschnallt.


Du musst dein Design simulieren, sonst wird das nie was.

[Sandy (Gast)]

Eine Test Bench für PCI stelle ich mir etwas aufwändig vor.
Das Timing für die serielle Übertragung !?

Mein Hauptproblem ist der o.a. Fehler. Die Files wurden direkt mit der 
ISE erstellt und haben Fehler.

Hast recht, ich versuch eine Testbench für das Design zu basteln.

Bussi
Sandy

[Gustl B. (-gb-)]

Macht du jetzt PCIe oder PCI?

entity PCI_data is

Was mich auch irritiert ist

trn_rd : in  STD_LOGIC_VECTOR (63 downto 0);

Was ist das mit dem du sprichst? Direkt PCI ist das doch nicht? Oder 
sprichst du mit einem 64Bit breiten PCI?

http://de.wikipedia.org/wiki/Peripheral_Component_Interconnect
http://de.wikipedia.org/wiki/PCI_Express

Ich kenne mich auch nicht aus damit, aber die haben zumindest andere 
Anschlüsse.

[Sandy (Gast)]

PCIe!

Im LogiCORE Endpoint Block Dokument von Xilinx steht das so drinnen. Bei 
trn_rd ... kommen die Daten raus (laut timing diagram).

Der Fehler:
ERROR:LIT:550 - CLKIN of GTP_DUAL symbol
   "U1/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i" (output
   signal=U1/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_refclk_out) is
not
   driven by a BUFG, BUFR, IBUFDS, IBUFGDS or GT.
Errors found during logical drc.

ist ärgerlich. Damit kann ich das Design nicht einmal ausprobieren. Wäre 
schon glücklich wenn zumindest die LED angeht. Dann sehe ich, dass ich 
am richtigen Weg bin.

Test Bench von der ISE erstellt wirft viele Errors aus. Tolles Programm 
(oder bin ich nicht kompatibel).

[Klaus F. (kfalser)]

Sandy schrieb:
> Der Fehler:
> ERROR:LIT:550 - CLKIN of GTP_DUAL symbol
>    "U1/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[0].GT_i" (output
>    signal=U1/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/gt_refclk_out) is
> not
>    driven by a BUFG, BUFR, IBUFDS, IBUFGDS or GT.
> Errors found during logical drc.

Warum versuchst Du nicht den Fehler zu verstehen?
BUFG usw. sind Taktelemente. Da scheint ein Takt-Eingang des PCIe Cores 
nicht richtig verbunden zu sein.

Vielleicht erklärst du auch ein bischen besser was Du machst?
Du hast ein Design erstellt, in dem nur der PCIe Core instanziiert ist, 
und mit dessen Ausgängen treibst Du das LED?
Oder hast Du das Beispiel-Design von Xilinx modifiziert und nun geht's 
nicht mehr?

Könnte auch sein, dass Du bestimmte Eingänge nicht angeschlossen hast 
und dass deshalb Teile des Cores wegoptimiert werden, sodass es das 
Signal nicht mehr gibt.

[Sandy (Gast)]

Den Fehler hab ich verstanden. Die Lösung ist das Problem :)

Der Code steht weiter oben. Ich habe einen PCIe Core von Xilinx und 
meine Entity in einem eigenen Design. Die LED soll nur angehen wenn 
etwas vom PC empfangen wurde. (ein erster Versuch).

Das mit dem wegoptimieren klingt logisch. Danke für den Tip!