Signalsynchronisation / Genlock

Stefan K. Gast #2952365
Lesenswert?
• ▲
▼ 
Hallo zusammen,

ich versuche drei Videosignale parallel auszugeben.
Bei der Suche nach Antworten bin ich auf die Möglichkeit gestoßen, dass 
Clocked Video Input/Output Genlock anbietet.

Erstmal grundsätzlich: Ist es möglich mit Genlock drei Videosignale so 
zu synchronisieren, dass sie sich auf nur einen Eingang beziehen? Das 
man also quasi nur das hsync und vsync von einem Eingang bräuchte und 
das statt der hsync und vsync Signale am Ausgang nutzen könnte? 
Alternativ wäre auch die Synchrinisation auf einen Ausgang vollkommen 
ausreichend.
Also wie folgt:

Data_in,hsync_in, vsync_in
  => bearbeitung1 => data1_out, vsync1_out, hsync1_out
     bearbeitung2 => data2_out, vsync1_out, hsync1_out
     bearbeitung3 => data3_out, vsync1_out, hsync1_out

Und falls das mit Genlock funktionieren sollte:
Kennt jemand eine gute Anleitung dies zu implementieren?
Das ug_vip.pdf habe ich mir schon angeschaut, jedoch werde ich da nicht 
so recht schlau draus. (Wäre Nios zwingend von nöten?)

Programmierumgebung:
Altera Quartus II

Bedankt wie der Niederländer sagt
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Stefan K. Gast #2952948
Lesenswert?
• ▲
▼ 
Lothar Miller schrieb:
> Woher kommen diese drei Signale?

Hallo,
die Signale kommen über eine DVI Schnittstelle. Sie werden 
unterschiedlich bearbeitet und dann wieder ausgegeben. Nur sollen am 
Ausgang die Sync Signale gleichzeitig anliegen.

Wenn ich den Sync des ersten Bildes nehme und dann die ersten beiden 
Bilder miteinander vergleiche, kommt das zweite um einige Zeilen 
versetzt gegenüber dem ersten raus, das will ich vermeiden.

Stefan
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Kest Gast #2953003
Lesenswert?
• ▲
▼ 
Also Du möchtest alle drei Videosignale synchron zum Eingangssignal 
ausgeben, habe ich es richtig verstanden?
Sicherlich ist es möglich alles im FPGA zu implementieren, habe ich 
schon gemacht -- aber alles per Hand. Es hat zwar geklappt, aber war 
eigentlich Murks, weil ich dann mal Pixel abgeschnitten habe, mal 
hinzugefügt und so weiter.
Die sauberste Lösung ist einen Genlock-Chip zu verwenden. Meist hast Du 
dann H-/V-Sync Eingänge und als Output einen Pixeltakt. Mit diesem 
Pixeltakt speist Du Deine Ausgäng. Die Geometire/Timings müssen 
natürlich mit dem Einganstiming übereinstimmen. Dann klappt es auch.

Diese Chips lassen sich wunderbar z.B. über I2C konfigurieren.

Mit der Genlock-Funktionalität der ALTERA-Videosuite habe ich leider 
noch nie was gemacht, aber was anderes wird da nicht passieren -- es 
werden mal mehr, mal weniger Zeilen ausgegeben oder an Blankings 
rumgeschraubt. Kann funktionieren, muss es aber nicht. Nicht jeder 
Monitor findet soetwas toll. Wobei bei DVI es nicht sooo kritisch ist. 
Fummelarbeit ist es aber allermal.

Grüße
Kest
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Stefan K. Gast #2960238
Lesenswert?
• ▲
▼ 
Hallo,
wäre es prinzipiell denkbar, die Syncs am Eingang abzugreifen, dann um 
beispielsweise eine Zeile zu verzögern, dann die Ausgangssyncs damit zu 
vergleichen und bei Abweichung, die Eingangssyncs über variabel 
programmierte FIFOs zu verzögern?
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren