Lattice FPGA über FTDI/JTAG konfigurieren

[Philip (Gast)]

Hallo,

ich versuche gerade mit einem Lattice ECP3 Evalboard über den verbauten 
FTDI-Chip mit einem eigenen Tool das FPGA zu konfigurieren. Dafür will 
ich ein Demo-Bit-File verwenden.
Bisher betreibe ich Reverse-Engineering, indem ich mit ispVm ein SVF 
erzeuge und versuche nachzubauen, was drin steht. Kann mir jemand sagen, 
ob das auch irgendwo dokumentiert ist? Oder ist der ganze Vorgang IEEE 
1532 konform und ich finde alles in der Spec?
Jedenfalls funktioniert das Ganze teilweise schon. Bis zum eigentlichen 
Bitstream-Schreiben sieht alles so aus, wie ich es erwarte. Jetzt hat 
aber das Bitfile noch einen Header, der vermutlich nicht geschrieben 
werden darf, oder? Wo genau ist denn der Offset, ab dem die eigentlichen 
Daten losgehen? Ich bin aber auch etwas verwirrt, weil ich zwischen den 
Daten im SVF und denen im Bitfile keine wirkliche Übereinstimmung 
feststellen kann.

Gruß Philip

[Lattice User (Gast)]

Die SVF Spec (und andere zu dem Thema) findest du unter
C:\ispTOOLS\ispvmsystem\documents

Philip schrieb:
> weil ich zwischen den
> Daten im SVF und denen im Bitfile keine wirkliche Übereinstimmung
> feststellen kann.

Wundert mich nicht :-)

Wenn du den SVF für fast programming erstellt hast, ist der ganze 
Bitstream in einem einzigen SVF Befehl enthalten.
Und bei SVF wird das am meisten rechts stehende Bit zuerst 
rausgeschoben. In anderen Worten dein Bitstream steht von hinten nach 
vorne im SVF File.

[Philip (Gast)]

Ok. Im SVF wird offenbar der Header durch 0xfff.... ersetzt. Aber 
identisch sind Bitfile und SVF-Daten auch sonst nicht.
Ich habe mal testweise die Daten aus dem SVF in ein Binärformat 
konvertiert und dieses File ins FPGA geschrieben. Hat wunderbar 
funktioniert. Wenn ich stattdessen das Bitfile nehme, gehts nicht :-(

[Philip (Gast)]

Bei genauerer Betrachtung ist mir aufgefallen, dass jedes Byte einfach 
nur bitweise gedreht ist :-)
Jetzt gehts.