(signal1 downto signal2) - geht das doch irgendwie?

[fpga_student (Gast)]

Hallo,

ich bekomme in einer Testbench von einem anderen Block einen real-Wert 
übergeben.

Diesen real-Wert wollte ich nun dazu verwenden, um den Start und das 
Ende eines Vektors zu definieren, oder zwei Bit aus einem Vektor zu 
vergleichen o.Ä. und natürlich um auch diese Angaben zur Laufzeit der 
Simulation ändern zu können.

Ich wollte z.B. folgendes tun:

entity test is
  port (
    ...
    INPUT        : in real;
    ... );
end test;

architecture rtl of test is
  signal s_input : integer;
begin
  s_input <= integer(INPUT);
  process begin
     if Vektor(s_input) = Vektor(s_input + 1) then
        ...
  end process;
end architecture rtl;

Nun haut mir der Simulator einen "fatal error" um die Ohren. Der 
Compiler hingegen hat keine Probleme damit...
Ich denke mich zu erinnern, dass man bei diesen variablen Ranges immer 
konstante Werte verwenden muss, also z.B. ein Generic, aber keine INs 
oder Signale zugelassen sind.

Gibt es einen Weg, wie ich mit meinem Eingangssignal dennoch die Range 
eines Vektors verändern kann?

Danke!

Viele Grüße,
fpga_student

[Klaus (Gast)]

fpga_student schrieb:
> Nun haut mir der Simulator einen "fatal error" um die Ohren.

Und die Fehlermeldung ist ein Betriebsgeheimnis, das du nicht 
veröffentlichen darfst? ;-)

[fpga_student (Gast)]

Hallo,

Klaus schrieb:
> Und die Fehlermeldung ist ein Betriebsgeheimnis, das du nicht
> veröffentlichen darfst? ;-)
Nein, netürlich nicht!
Sie enthält meiner Meinung nach nur keine sinnvollen Angaben, außer die 
Zeilenangabe im Code.

# ** Fatal: (vsim-3421) Value -2147483648 is out of range 0 to 127.
#    Time: 0 ps  Iteration: 0  Process: /sim_dut/i0_modell/gen_modell File: MODELL.vhd
# Fatal error in ForLoop loop at MODELL.vhd line 89
# 
# HDL call sequence:
# Stopped at MODELL.vhd 89 ForLoop loop
#

Zeile 88 und zeile 89 sehen wie folgt aus:

   for n in 0 to 16 loop                                 -- Zeile 88
      if    table(s_input)(n) = table(s_input+1)(n) then -- Zeile 89
         ...

table ist dabei ein 128x17 array, in dem je nach dem INPUT, der die 
Zeile auswählt, die einzelnen Bits der Zeile verglichen werden sollen.

Die Simulation läd noch vernünftig, aber nach einem "run 100us" im 
Modelsim kommt dann der Fehler.

Vielen Dank!
fpga_student

[fpga_student (Gast)]

Beim Kopieren ist mir gerade etwas aufgefallen:

signal s_input : integer;

Das zu

signal s_input : integer := 0;

abgeändert und die Sache läuft... mhm... nicht sauber deklariert!

Gut, dass wir darüber gesprochen haben! :)

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Richtig, denn ein nicht initialisiertes Signal erhält erstmal den 
"linkesten" Wert. Und das ist bei integer dann INT_MIN=–2_147_483_647. 
Und dieser Index gilt sofort beim Initialisieren der Simulation (mow=0). 
So wärs sofort gegangen:

if    table(integer(input))(n) = table(integer(input)+1)(n) then

[fpga_student (Gast)]

Hallo,

Lothar Miller schrieb:
> So wärs sofort gegangen:

if    table(integer(input))(n) = table(integer(input)+1)(n) then

Das habe ich davor versucht, aber da spuckt mir der Simulator den 
gleichen Fehler aus. Der Eingang wird außerhalb des Blockes sauber 
initialisiert mit real := 0.0

Mit dem Umweg über das Signal geht es dann... hat mich auch gewundert?!

Vielen Dank!