Leer/Reset-Config für Stratix III

[P. K. (pek)]

Hallo zusammen

Vielleicht eine etwas ungewöhnliche Frage: Ich würde gerne, nachdem mein 
Stratix III bereits schon mal konfiguriert worden (und gelaufen) ist, 
wieder die Reset-Config reinladen. Und zwar nicht indem ich am FPGA 
einen Reset auslöse, sondern explizit, in dem ich die Config runterlade.

Woher kriege ich so eine Leer/Reset-Config (egal wie, aber 
schlussendlich brauche ich *.rbf), resp. wie kann ich die generieren?

Merci zum Voraus!

[Gustl B. (-gb-)]

Naja du könntest doch ein Bitfile generieren lassen das nichts macht, 
oder nichts sinnvolles und das dann flashen.

Ich vermute mal, dass du den Stratix weiterverkaufen möchtest und aber 
deine Schaltung nicht weitergeben willst.

Wenn es nur der Stratix also der Chip ist, dann behält der die 
Konfiguration vermutlich ohne Strom sowieso nicht, also dann würde ich 
mir die Mühe nicht machen. Wenn es ein Board mit ROM Baustein ist, dann 
würde ich da ein neues Bitfile reinladen das eben nix macht.

[P. K. (pek)]

Gustl Buheitel schrieb:
> Naja du könntest doch ein Bitfile generieren lassen das nichts macht,
> oder nichts sinnvolles und das dann flashen.

Dieser Ansatz greift zu kurz. Ich möchte eigentlich wieder den 
ursprünglichen "unconfigured"-Zustand erreichen, wie er sich nach dem 
Power-Up einstellt. Nur eben ohne die Schaltung einem Powercycle zu 
unterwerfen. Darum brauche ich exakt die Leer-Config, und nicht ein 
"Dummy-Tut-Nix".

> Ich vermute mal, dass du den Stratix weiterverkaufen möchtest und aber
> deine Schaltung nicht weitergeben willst.

Naja, die FPGA's sind bei uns auf Produkt-Boards aufgelötet, und ich 
glaube nicht, dass mein Arbeitgeber Freude daran hätte, wenn ich die 
verhökern tät... ;-)

[Christian R. (supachris)]

Eine Leer-Konfig wird es ziemlich sicher nicht geben. Bei Xilinx gibts 
die auch nicht. Da reicht es aus, den PROG_B kurz auf Low zu ziehen und 
dann ist das FPGA im unkonfigurierten Zustand, bis man eine neue Konfig 
lädt. Das geht doch ganz sicher bei deinem Stratix auch ohne Power 
Cycle.

Edit: Da stehts doch:

When nCONFIG goes high, the device comes out of reset and releases the open-drain
nSTATUS pin, which is then pulled high by an external 10-kΩ pull-up resistor. After
nSTATUS is released, the device is ready to receive configuration data and the
configuration stage begins.

Wenn du dann keine Konfig startest, ist er unkonfiguriert. Mit jeder 
Config, auch wenn sie "leer" ist, änderst du diesen Zustand, denn DONE 
geht ja dann auch irgendwann auf High, was schon mal ein anderer Zustand 
ist als POR.

[P. K. (pek)]

Christian R. schrieb:
> Das geht doch ganz sicher bei deinem Stratix auch ohne Power Cycle.

Das war auch mein erster Gedanke, aber:

- Dazu muss ich den schwer zu debuggenden (bei mir ohne jtag...) FX2
  anfassen.
- Ob das System exakt gleich reagiert wie nach einem Power-up, wenn ich
  die FPGA_CONFIG_n Leitung aktiviere, aber danach keine Config
  reinspitze, ist aus dem UG nicht ganz klar.

Wäre extrem "convenient" gewesen, einfach per Config-Download die 
Leer-Config wieder herzustellen. Scheint aber nun halt die harte Tour 
nötig zu werden.

Merci so oder so!

[Christian R. (supachris)]

Hm, um an einem Pin zu wackeln, muss man doch selbst am FX2 nicht viel 
debuggen. Ich arbeite auch mit der Krücke vom µC, aber so schlimm ist 
das nun auch wieder nicht.
Was soll denn da anderes drin sein als nach POR? Ohne Config ist ohne 
Config.

[P. K. (pek)]

Christian R. schrieb:
> Mit jeder Config, auch wenn sie "leer" ist, änderst du diesen Zustand,
> denn DONE geht ja dann auch irgendwann auf High, was schon mal ein
> anderer Zustand ist als POR.

Ist mir glatt durch die Lappen. Macht natürlich die ganze bequeme 
Leer-Config-Idee zunichte, also hat sich diese Frage somit erledigt (und 
der "innere Sauhund" steht argumentlos im Regen, resp. Schnee).


P.S.:

> ...um an einem Pin zu wackeln...

Ist leider etwas mehr, aber wird schon werden...