Schaltfrequenz Aufwärtswandler

[Ste Fre (Gast)]

Hallo,

Ich baue einen Aufwärtswandler. Die Effizienz soll möglichst hoch sein.
Wie beeinflusst die Schaltfrequenz meines MOSFETs die gesamte Schaltung? 
Im Moment plane ich mit 100kHz, also realtiv gering (das geringste was 
der LM3478 kann), da ich denke, je kleiner die Frequenz, desto kleiner 
die Schaltverluste. Stimmt das? Ist das auch praktisch bemerkbar? Was 
für Vor-/Nachteile haben höhere Frequenzen?

Kurz die Daten falls relevant:
Vin = 4...9V
Vout = 12V
Iout,max = 3A

geplant ist außerdem:
L = 10uH
f = 100kHz
Cout = 300uF

Grüße
Steffen

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Ste Fre schrieb:
> Stimmt das?
Nimm doch einfach mal die handelsüblichen Tools und lass dein Design da 
durchrechnen...

[Alex (Gast)]

Die Schaltverluste steigen mit der Frequenz, aber es sind nicht die 
einzigsten.
Bei so niedriger Frequenz brauchst du eine hohe Induktivität. Die ist 
groß und hat einen höheren Widerstand => Verlust ~I*I*Rl. Außerdem 
brauchst du sehr große Kapazitäten zum Glätten des Ein- und Ausgangs.
Wenn du WIRKLICH höchsten Wirkungsgrad willst, nimm ein IC von Linear 
(synchronous controller). Sie haben auch eine gute parametrische Suche, 
viele Beispielschaltungen, 2 Muster sind kostenlos...
Moderne Wandler arbeiten mit weit höheren Frequenzen - aus den oben 
beschriebenen Gründen.
Aber bei Aufwärtswandlern werden meist nur 80%...85% erreicht.
Für so einen Wandler musst du ein sehr gutes Layout hinbekommen, nicht 
Leitungen irgend wie verlegen! Und keine Elkos verwenden...

[Ste Fre (Gast)]

Danke für die Antworten!
Komischerweise berechnet webench für kleinere Frequenzen höhere 
Wirkungsgrade...(z.B. 88% -> 258kHz, 92% 100kHz)
Dass kleienre Induktivitäten benötigt werden macht allerdings natürlich 
Sinn, und auch, dass dadurch der Wirkungsgrad steigen sollte... 
(eigentlich?)
Kann sich jemand erklären, wie webench das berechnet?

[Jankey (Gast)]

Also im schnitt sind die Berechnungstools bei einigen Applikationen 
leider weit daneben, Grund dafür ist das nicht alle 
Tranistoren/Spulen/Dioden sauber modeliert sind, oder zb Faktoren nicht 
berücksichtigt werden (Wirbelstromverluste, ESR zu zuleitungen, PADs, 
PCB Kapazitäten usw ).

Ich selber habe eine relativ lange Effizienzmessreihe für 1&2MHz DCDC's 
gemacht.

Ein paar grobe Faustformeln kann ich dir aber mitgeben.:
- Du wirst deine Effizienz meistens nur für einen Strom-Last Punkt 
optimieren können.
- NMOS Wahl: Zu größer NMOS, toll, ein guter Ron, das problem ist dann 
das die NMOS Cap & die Miller Cap dir zuviel strom zieht ( umlade 
verluste des Gates ). Zu kleiner NMOS, der Ron des NMOs hat mehr 
verluste als die umladeverluste.
- Diode, es gibt applikationen wo eine schnelle Silizium Diode besser 
sein kann als eine Schottky weil die Schottky eine Kapazität hat die 
erst umgeladen werden muss.
- Spule: Die Spule hat einen Ohmschen Drahtwiedestand, eine Kapatitiven 
Widerstand durch die Wicklungen, sowie Ummagnetisierungsverluste. Die 
Parasitäre Cap der Windungen kann sich auch durch den Storm ändern.
Wenn die Spule zu gross wird sinkt der wirkungsgrad bei einer Fixen 
Frequenz weil die verluste Windungskapaizäten steigen. Zu kleine Spule: 
wirst du in den Sättigungsstrom kommen. Spulen R_DC = desto niedriger 
desto besser, aber ist nicht alles, der R_AC kann ziemlich gemein sein, 
vor allem weil nicht sauber modelierbar. Bei den Ferritmaterialen gibt 
es unterschiede wie Tag und nacht. ich habe immer sehr gute Erfahrungen 
mit Coilcraft Spulen gemacht ( sind halt nicht die Billigsten ).
- Es kommt zu einem schwingebilde zwischen NMOS Miller Cap, Spulen 
Kapazität und Dioden Kapazität, im Diskontunierlichen betrieb kannst du 
bei ungünstigen verhältnissen dieses Ausschwingen kurzschließen was du 
in der Effizienzkennlinie als Höcker sehen kannst.
- Der Quicent Strom, weniger ist besser, aber der Regler wird dir immer 
etwas strom brauchen.
- Gate-Spannungsadaptierung, bei keinen lastberreichen könnte eine 
Schaltung mehr effizient bringen wo du die Gatecap des NMOS zb nur Halb 
ladest. Zb nur knapp über die Threshold.
- Eingangs & Ausganskap: Man sollte schauen das die Kondensatoren 
möglichst wenig ESR haben und auch nicht Induktiv werden, mehrere 
Parallel helfen meistens den ESR zu verringern.
- PCB Design: Wenn du direkt unter die Spule eine GND Plane hast kann 
dir das in abhängigkeit von Spulenbauform & Frequenz bis zu 1% Effizienz 
kosten da du Wirbelstromverluste hast.
- Frequenz: Prinzipiell gilt, es gibt für jedes Spulen/transistor/Dioden 
Paar eine Ideale Frequenz, die du durch einen f-Sweep finden könntes.
- Spannung: höhere eingangspannung ist immer zu bevorzugen weil die 
schaltverluste immer mit C*U²/2 einschlagen ( also Spannungsverluste 
sind meist Quadratisch ), verallgemeinern darf man trotzdem nicht da die 
Komponentenauswahl meist einen höhreren Einflussgrad hat.

Aus meinen Applikationen:
Eingangsspannung: 4.2~3.0V
Ausgangsspannung: 12V
Ausgangsstrom: 60mA
Habe ich niemals einen höheren Wirkungsgrad zusammengekriegt als 91% ( 
am DCDC )
Als vergleich Displayanzeigen von Mobiletelefonen haben meistens 80~85% 
Effizienz.

Weiters Gilt: Simulationen zeigen dir einen Weg in die Richtige 
Richtung, jedoch wundere dich nicht beim nachmessen wenn du ein paar [%] 
abweichst ( meistens nach unten )

[Ste Fre (Gast)]

Wow, vielen Dank für die ausführliche Antwort!
Vieles hilft mir direkt, in ein paar Sachen muss ich mich nochmal 
reinlesen...

[Jankey (Gast)]

Du kannst dir übrigens auch meine Appnote runterladen:

http://www.ams.com/eng/Products/Lighting-Management/Downloads/Downloads

das sind einige sehr schöne Messungen drinnen.
lg