ARM und FPGA - selber Adressraum?

[Peter (Gast)]

Hallo,

ich habe folgendes Problem:
Mein FPGA bekommt eine Menge an Datan geliefert, diese möchte ich einem 
ARM zu Verfügung stellen, damit ich/der User in Linux Software für die 
Speicherung/Komprimierung/Filterung etc. der Daten schreiben kann (da 
der ARM u.A SATA-Controller etc. haben kann/soll.). Das ganze ist jedem 
im 12Gbit/s bereich.

Mein Idee wäre: 2 GB Ram, wo man bestimmten Bereich ReadOnly für ARM hat 
und vollen Zugriff von FPGA aus. Sprich der FPGA schreibt in RAM und man 
kann von ARM aus direkt Daten auslesen (eher mit "double Buffering", 
damit es keine Zugriffsverletzungen gibt), geht das?.

Wie könnte man das Problem am besten Angehen?

Danke schon mal!

[user (Gast)]

Wenn dein ARM eine MMU hat kannst du den Speicherbereich als readonly 
markieren

[Duke Scarring (Gast)]

Du könntest FPGA und ARM über das Memory-Interface verbinden, welches 
einige ARM-Chips herausführen. Bei 32 Bit und 100 MHz käme man auf eine 
Bruttodatenrate von 3.2 GBit/s.

Was hast Du denn für einen ARM im Sinn, das der mit 2 GB Speicher und 
SATA umgehen kann?

Duke

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Duke Scarring schrieb:
> Was hast Du denn für einen ARM im Sinn, das der mit 2 GB Speicher und
> SATA umgehen kann?
Der i.MX6 von Freescale könnte das...

[PittyJ (Gast)]

Es gibt doch jetzt ARMs mit integrierten FPGA. Bei Xilinx heissen sie 
Zinq, und bei Altera SoC. Damit müßte doch so etwas viel einfacher 
gehen.

[Peter (Gast)]

Lothar Miller schrieb:
> Duke Scarring schrieb:
>> Was hast Du denn für einen ARM im Sinn, das der mit 2 GB Speicher und
>> SATA umgehen kann?
> Der i.MX6 von Freescale könnte das...

Aber leider nur Sata 3Gbit/s. Es sollte schon SATA 6.0Gbit/s sein. (Ich 
dachte da an einen Externen Controller, vieleicht über PCIe)

[Frank K. (fchk)]

Peter schrieb:

> Aber leider nur Sata 3Gbit/s. Es sollte schon SATA 6.0Gbit/s sein. (Ich
> dachte da an einen Externen Controller, vieleicht über PCIe)

Dann brauchst Du aber schon PCIe 2.0 oder einen Controller mit 
mindestens zwei PCIe 1.1 Lanes.

[Albert G (Gast)]

Peter schrieb:
> Das ganze ist jedem
> im 12Gbit/s bereich.


Da brauchste aber ein mächtig schnelles Interface zum ARM. Die ganzen 
normalen parallel Busse die die üblicherweise haben kannste dafür 
vergessen.
2 -  4 Lanes PCIe solltens da schon sein.



> Bei Xilinx heissen sie Zinq, und bei Altera SoC.

hehe knapp daneben :-)