Hallo, ich möchte einen DDR3-RAM (DDR3-1333; 2Gb; x16) an einen FPGA anschließen und bin momentan etwas ratlos bezüglich der Dimensionierung des DC/DC-Wandlers. Die Applikation soll so wenig Leistung wie möglich aufnehmen. Über den Leistungsverbrauch im Mittel sind die Angaben im Datenblatt angegeben. Aber welche Ansprechströme (inkl. Reserve) muss der DC/DC-Wandler im Arbeitszyklus bereit stellen? Fast alle Wandler TI, LT, etc. beginnen bei etwa 3A an, dass hat mich dann schon sehr stutzig gemacht. Gruß Ernst
Gast
#3031979
Die Impulse sind schon ziemlich zackig, bei DDR3, daher braucht es grosse Reserven. Gerade DDR3 ist recht kritisch, wenn es um unsaubere Stromversorgung geht, sowohl die Corespannungen für den Chip, als auch die für den FPGA müssen gut geblockt und performant sein. Das setzt sich dann über die geschickte Reset-Kette und eine gute VTT fort.
Gast
#3032714
Ernst Heini schrieb: > > Über den Leistungsverbrauch im Mittel sind die Angaben im Datenblatt > angegeben. > In den Datenblättern von Micron steht weit mehr, beim MT41J256M16 steht auf insgesamt 11 Seiten wie der Stromverbrauch für die verschiedenen Modi ermittelt wird und in einer Tabelle der Maximalverbrauch für die Modi. Den höchsten Peakverbrauch hat man danach bei "All banks interleaved read" (217 mA beim -1333).
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.