Hi, Das DDS im Core Generator von Xilinx bietet Moeglichkeiten, Modulatoren zu schaffen. Soweit ich weiss wird DDS eingesetzt um verschiedene Signale wie Sinus-Wellen zu generieren. Hat das mit Modulationen zu tun? Gruss Owen
Wenn man die Parameter Amplitude, Phase oder Frequenz der DDS zeitlich ändert, nennt man das Modulation.
Interessant ist, wie die DDS darauf reagiert. Bei der Xilinx DDS habe ich durchaus unakzeptable Verzögerungen gefunden. Da ist es oft besser, man baut sich die Tabelle selber und steuert per Hand.
Eigentlich wollte ich QPSK und OQPSK mit der DDS schaffen. Ich habe mitbekommen (von Dokumentationen von Xilinx), es sei besser, vom Core Generator generierten Codes anzuwenden als selbstgeschriebene Codes: Dedicated resources are faster than a LUT/flip-flop implementation and consume less power. Du bist ja dagegen. Owen
Owen Senmeis schrieb: > Dedicated resources are faster than a LUT/flip-flop implementation and > consume less power. Auf welche "Dedicated resources" beziehst du (bzw. Xilinx) dich? Bist du sicher, dass die Xilinx-DDFS nicht in LUTs und FFs umgesetzt wird, sondern in Hardware eine DDFS-Komponente instantiiert wird. Es ist klar, dass idR. z.B. ein Hardware-Multiplizierer schneller ist als einer, der aus LUTs aufgebaut wird. Aber ich habe noch nie was von einer DDFS als Hardwarekomponente auf/in einem FPGA gehört. Ich tippe, du hast da was falsch verstanden: auch wenn der Core-Generator eine DDFS ausspuckt, ist das trotzdem keine der angesprochenen "Dedicated resources"... > Ich habe mitbekommen (von Dokumentationen von Xilinx) Du glaubst auch alles, was dir ein Verhäufer über seine Artikel sagt, oder? Hast du das Xilinx-Versprechen gegengecheckt oder/und andere Quellen gefunden, die das gleiche behaupten?
Lothar Miller schrieb: >> Dedicated resources are faster than a LUT/flip-flop implementation and >> consume less power. > Auf welche "Dedicated resources" beziehst du (bzw. Xilinx) dich? > Bist du sicher, dass die Xilinx-DDFS nicht in LUTs und FFs umgesetzt wird, > sondern in Hardware eine DDFS-Komponente instantiiert wird. Man kann davon ausgehen, dass deren Implementation dabei spezielle Optimierungen bei der Implementierung und Platzierung macht die man beim normalen kompilieren des gesamten Projekts nicht hinbekommt.
Angehängte Dateien:
Bitte schau mal den Anhang an. Das ist diese erwähnte Dokumentation. Owen
Owen Senmeis schrieb: > Das ist diese erwähnte Dokumentation. Das ist keine Dokumentation sondern typisches Marketinggeschwätz. Sicher nimmt einem der Coregenerator Arbeit ab, aber nur dann, wenn die Funktionalität, die dort geliefert wird auch genau so gebraucht wird. Und bestimmt ist die eine oder andere Funktion auch auf Xilinxhardware optimiert. Das führt dann dazu, das es bestimmte Cores nur für bestimmte Architekturen gibt. Beim nächsten Upgrade steht man dann im Regen :-( Ich bevorzuge generischen Code. Der ist nicht von der Architektur abhängig und besser wartbar bzw. erweiterbar. Dafür gebe ich gerne ein paar LUTs und FFs mehr aus. Viele Grüße Heinz
CPLD-Heinz schrieb im Beitrag #3059704: > ern typisches Marketinggeschwätz. hehe, typisches Xilinx-Geschwätz ergänze ich mal frech. Nein, Nein, die DDS ist eine reine SW-LÖsung von Xilinx, die in verschiedenen Versionen umgesetzt werden kann. Wäre auch Quark, denn Kern einer DDS ist ein Tabelle und die sollte man die FPGA pauschal anlegen? Ich frage mich ohnehin, ob es SInn macht, DDSen in FPGAs zu realiseren, wenn sie etwas grösser werden. Die Bausteine sind für eine Hand voll Dolllars zu haben und die Chipfläche oft teurer.
Xilnix user schrieb: > Bausteine sind für eine Hand voll > > Dolllars zu haben und die Chipfläche oft teurer. Wie kriegst Du denn die Daten wieder von dem DDS Chip in das FPGA? Ort werden sie meist gebraucht. Dann bräuchtest Du DDS-Chips mit Digitalausgang. Beitrag "DDS-ICs mit digitalem Ausgang"
Xilnix user schrieb: > Ich frage mich ohnehin, ob es SInn macht, DDSen in FPGAs zu realiseren, > > wenn sie etwas grösser werden. Die Bausteine sind für eine Hand voll > > Dolllars zu haben und die Chipfläche oft teurer. Auf diese Frage bin ich auch soeben gestossen! Ich möchte einen Modulator, der über FM Synthese arbeitet und bin nicht sicher, ob das mit den DDS in FPGA überhaupt in der gewünschten Weise geht. Die digitalen Chips habe ich mir bereits angesehen, diese besitzen auch die benötigten sweep und mod Funktionen, lassen aber nur eine Analogausgabe zu. Ich brauche die Daten aber digital zur Weiterverarbeitung.
Wir haben als Hochschulprojekt eine gmsk gebaut mit Integration und IQ modulation. Die signalformung läuft über eine kleine Tabelle im BlockRAM des FPGAs. Spricht ja nix dagegen die FPGA Ressourcen zu nutzen, nur braucht man dazu nicht unbedingt den core-Generator. Mir ist auch schon aufgefallen, dass in vielen xilinx Codes selbst die einfachsten Elemente (Flip-flops etc.) über die xilinxcorelib instanziert werden. Warum machen die das so? Vertrauen die ihren synthese-tools nicht? :-)
Lupin schrieb: > Mir ist auch schon aufgefallen, dass in vielen xilinx Codes selbst die > einfachsten Elemente (Flip-flops etc.) über die xilinxcorelib > instanziert werden. Warum machen die das so? Vertrauen die ihren > synthese-tools nicht? :-) Macht Lattice auch. Verhindert auf alle Fälle dass man den Code einfach auf FPGAs der Konkurrenz verwenden kann.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.