Hi, und schon wieder ein neues LA-Projekt... Das werd ich mir wahrscheinlich jetzt anhören müssen. Ich hab mir den bisherigen LA Thread in aller Ruhe zu Gemüte geführt und bin mit mir einig ( ja ich bin eine multiple Persönlichkeit ;-)), das das Projekt für mich einfach eine Nummer zu groß ist. Warum ? 1. von CPLD unf FPGA hab ich keine Ahnung und ich hab auch keine Lust nur für einen LA mir da die benötigten Kenntnisse samt Hardware anzueignen. 2. Kosten. Selbst die bisher zusammengetragenen Kosten von ca. 100 sind mir noch zu hoch. Da ist der Abstand zum Ant8 nicht mehr gross. 3. Termine. Ich will den LA jetzt und nicht erst in 10 Monaten. Trotzdem möchte ich das Dingen hier mal vorstellen und eure Meinung einholen. In der PDF ist der SChaltplan und ein paar kurze Worte dazu enthalten. So und nun könnt ihr über mich herfallen... :-) und Tschoe Willie PS: Rechtschreibung war noch nie meine Stärke.
:
Gesperrt durch User
Wozu die Steuerung vom OE der Adresszähler? Auf welchem Weg landet der Inhalt im PC?
Schau mal ins Datenblatt des SRAM: Vor jeder Adressänderung muss entweder WE\ ode CE\ deaktiviert werden, oder OE\ aktiviert werden. Es reicht also nicht, einfach nur die Adresse hochzuzählen. Lässt man WE\ auf Low, mag das bei vielen SRAMs funktionieren, jedoch nicht bei allen. Insgesamt wird das ganze daher sicherlich nicht besonders schnell. Andere Frage: Wie willst du die Daten auf dem PC anzeigen ? Ich suche nämlich noch jemand, der eine geeignete Software hat, mit der mein Logikanalyser funktioniert.
Latch oder Register statt '244 - wär besser wenn sich die Daten nicht mittem im Schreibvorgang ändern. Soll der Samplevorgang softwaremässig gesteuert werden, oder durch Timer-Ausgang? Wenn Software, dann sollten alle Pins, die dafür gebraucht werden (Adresstakt, WE, ...), auf dem gleichen Port liegen. Spart Zeit. Wenn Hardware: WE kann nicht einfach auf low bleiben wenn sich die Adresse ändert - lässt sich aber in Zusammenhang mit dem Adress- und Registertakt (s.o.) bringen (bei steigender Flanke von WE die Adresse und das Input-Register takten).
Hi Ich habe mir deine Schaltung mal angesehen: 1.Als Adresse A0 solltest du den Takt nehmen. Bei 20MHz kannst du eine maximale Frequenz von 10MHz erzeugen. bei deiner Schaltung wird die Frequenz durch die erste Zählerstufe durch 2 geteilt. Damit hast du maximal 5MHz. 2. /WR musst du aus dem Takt ableiten.Ständig auf L funktioniert mit Sicherheit nicht und softwaremäßige Erzeugung klappt mit grosser Wahrscheinlichkeit auch nicht. 3. Was machst du wenn die Daten gespeichert sind. Über die Ausgabe solltest du dir noch mal Gedanken machen (RS232/LCD). Evtl. kanns du die Wahl des RAM noch mal überdenken. Es gibt sog. FIFO Rams ,die den Adresszähler schon drin haben. Vor einiger Zeit gab es im ELEKTOR ein entsprechendes Projekt. MfG HG
>Evtl. kanns du die Wahl des RAM noch mal überdenken. Es gibt sog. FIFORams ,die den Adresszähler schon drin haben. Aber die kosten >20 das Stück. Da kann er gleich den aufwendigen nehmen, mit variablen Eingangspegel, FPGA usw.
Merci vielmals an euch, ich werd dann mal die Schaltung etwas überarbeiten. Stimmt das mit /WE bzw. /OE des RAM's hab ich übersehen. @Benedikt Eine ähnliche Software hab ich schon mal geschrieben. Allerdings für einen ganz speziellen Einsatzzweck optimiert. Dort wurde der Parallelport als Eingang missbraucht. Leider sind damit nur max. 1MHz zu erreichen. Hab die Software bei E-LAB (AVRco) im Forum deponiert. Zum reinschnuppern reichts. @A.K. Der Samplevorgang erfolgt bis auf die Taktgenerierung komplett durch die Hardware. Ich hab e mit Absicht kein Latch verwendet. Das müste ja dann wieder mit dem Takt syncronisiert werden. Ausserdem was kann passierenm, wenn sich Daten mitten im Schreibvorgang verändern. Entweder es kommt eine 0 oder eine 1 im RAM an. :-) OK, die Genauigkeit wird etwas leiden, aber im Prinzip ist es meiner Meinung nach wurscht. @Harmut Jetzt wo du's sagst (5MHz), fällts mir auch auf. Werd ich im nächsten Desing ändern. Die Daten landen auf dem PC mit SPI. Dafür ist der K3 vorgesehen. Man kann zwischen Programmiermodus und und SPI (im Slavebetrieb) wählen. Als PC Interface soll dann mein alter paraller Programmieradapter dienen. Als alter Pascal Freak verwende ich ARVco (E-LAB). Die haben einen Treiber für SPI als Mininetzwerk. Ich hab speziell dafür bereits eine Delphi-Komponente entwickelt, die mit dem AVR komunizieren kann. Soll wohl für 32KB reichen. Wenn ich 'ne neue Schaltungsversion habe, stell ich die natürlich wieder zur Verfügung.
2. Versuch. Jetzt mit WE\ Generierung. Ja ich benutze noch2 zusätzliche Gatter als Verzögerung, weil der 590 ca. 17 ns benötigt und das WE/ Signal aber bereits nach 10 ns anstehen würde. Also noch 2 Inverter und schon sind wir bei 30 ns. (Denk ich mir, mein Digitale Schaltungstechnik Kurs ist schon 15 Jahre her ;-)) Achja, ich hab das mit den 5MHz noch mal durchgerechnet. Es sind doch 10MHz, weil das Signal an A0 hat 5 MHZ allerdings werden ja sowohl 0 als auch 1 für die Addressierung benutzt,-> 10 MHz. Ich werd auch Platinen dafür machen lassen. Hat wer interesse? DIP oder SMD?
Hast du die Schaltung schonmal ausprobiert ? Oder lässt du einfach mal so eine Ladung Platinen machen ?
Warum einfach wenn's auch kompliziert geht. Der 590-er zählen auf der positiven Flanke. Wenn also WE=CLK, dann zählt die Adresse genau dann, wenn sie sowieso nicht mehr gebraucht wird. Keine Verzögerungsleitung und -rechnung nötig. Man muss halt nach dem Löschen des Counters einmal per Software durchtakten, damit das erste Sample da landet wo es hin soll.
> 2. Kosten. Selbst die bisher zusammengetragenen Kosten von ca. 100 > sind mir noch zu hoch. Da ist der Abstand zum Ant8 nicht mehr gross. > 3. Termine. Ich will den LA jetzt und nicht erst in 10 Monaten. dieses Konzept wurde ja auch schon angesprochen und ist auch ein gangbarer Weg mit den besagten Vor/Nachteilen. Allerdings ist der preisliche Unterschied nur der CPLD!; AVR und SRAM, FTDI245 oder vergleichbares bleibt ja bestehen, die paar 74HCxx fallen nicht in's Gewicht, sofern man auf einen Comparator Eingang verzichtet und 74AC14 nimmt (das Problem ist noch immer offen mit der Comp. Input Stage - aber in Arbeit und [hoffentlich] demnächst auch in Hardware - eagle Testboard). Schwerer wiegt da Punkt 3 und da muss ich Dir recht geben. Es ist aber auch eine Investition (VHDL, CPLD/FPGA) für künftige Projekte, die dann (hoffentlich) schneller realisiert sind. Evtl. wird es ja ein Weinachtsgeschenk, da einige im Sept. zudem im Urlaub sind und das Projekt in der Freizeit betrieben wird. Sinnvoll wäre nur ein einfaches Kommunikationsprotokoll und sehr flexible Visualisierungs und Ctrl Software - insbesondere für die PC Software, damit nicht jeder seine eigene stricken muss (es existieren ja mind. 4 verschiedende Implementierung derzeit hier im Forum). Bei mir sind zB die Trigger für Level und Edge in VHDL fertig und getestet, Dirk arbeitet fleissig am SRAM. Wie weit Hans mit seiner Software ist, weiss ich leider nicht - evtl. hat er ja Urlaub gerade. Imo ist die Comp. Front End Software genau der Knackpunkt aller LA Konzepte derzeit! Da bei den hier vorgestellten Konzepten bei der Kommunikation mit dem Compi immer ein AVR werkelt, dürfte das eigentlich nicht das Problem sein. Viele Grüße Olaf
@Willie Ich würde die Schaltung erstmal auf Lochraster fädeln, dürfte ja frequenzmäßig noch problemlos gehen.
@A.K. Klar, ich könnte einfach das Clock mit auf den CE/ und das WE/ dann auf den Port. Nur OE/ müste ich dann fest auf GND legen. Damit hätt ich aber dann nicht mehr die Möglichkeit einen 2. 62256 Huckepack drauf zu setzten, um z.B. eine 2 Bank, 16 Bit oder 64K Samples zu ermöglichen. Mir fehlt da ein Chip-Enabler (OE/ funktioniert ja nur im Lesemodus...) Ich werd's erst mal auf 'nem Testboard aufbauen, bevor ich 'ne Platine mache.
Nö, ich wollt eigentlich nur mal vorab fragen, ob ich mir die Mühe eines Layouts machen soll oder nicht. Für mich alleine würd's auch 'nen Prototyp tun. (Lochraster)
Hi all, nur damit keiner denkt, das Projekt ist tot. Anbei die Aktualisierung der Doku. Der Bauteileaufwadn liegt z.Z. bei ca 8 (ohne Platine) :-) Ich geh jetzt aber erst mal in Urlaub.
Genau, funktioniert hier schon was? :-) Ich bin auf der suche nach einem minimal-LA Projekt mit AVR zum Nachvollziehen und -bauen .. finde aber ständig nur angefangene, unfertige Projekte. Eine Hand voll Kanäle reicht mir, mehr als einen 8-Bit Display Bus/SPI/I2C wird in absehbarer Zeit sowieso nicht auf dem Tisch liegen. Was brauche ich dafür, welche Möglichkeiten gibt es, dahin zu kommen. Ist es sinnvoll, wenn ich im Wiki mal einen Eintrag à la 'Laborgeräte selbstgebaut' als Übersicht über Möglichkeiten und Projekte anlege?
Myscha: Vergiß es - das ist wie bei allen anderen Projekten hier eine Totgeburt. Geh mal lieber hier schauen: www.pctestinstruments.com/deutsch Für schlappe 300 Euro (plus Versand und Märchensteuer) bekommst du ein wirklich ausgereiftes Gerät mit einer Supersoftware (kann man auch zum Testen Downloaden). Und die Software ist mehr Arbeit als die Hardwareentwicklung. Für den Preis lohnt es sich nicht, was eigenes Bauen zu wollen. Irgendwo gibt es da noch einen eigenen Thread zu. Mal sehen ob ich den finde, dann poste ich ihn noch. Peter
Nur so zur Information. Läuft, aber ohne Platine (war mir für die erste Version zu teuer) sondern auf Lochraster. Da ich zur Zeit gesundheitlich extrem eingeschränkt bin, komm ich kaum noch zu meinen Hobbies. :-( Aber wie gesagt das Dingen funktioniert bei mir schon. Nur die AVR Software ist noch nicht ganz so fertig, wie ich sie gerne hätte. Ich erweitere sie aber nur noch pro Test-Projekt um die Funktionen, die ich brauche. und Tschoe Willie
Stell doch deine Daten einfach online, vielleicht hilft dir ja jemand dabei...
Interesse haette ich auf jeden Fall auch an deinem Projekt. Ich bin schon laenger auf der Suche nach einem guenstigen LA und fuer meine Zwecke waere das mehr als ausreichend und ich bin mir sicher, dass der ein oder andere bei so einem Projekt auch mithelfen wuerden.
> Gibt es irgendwelche Neuigkeiten? Lass den alten Thread doch in der Tüte, was willst du mit HW, die vor 5 Jahren geplant wurde? Zum Thema Zeitplanung bei unüberlegten Bastelprojekten: >>>> 27.08.2005 Ich will den LA jetzt und nicht erst in 10 Monaten. >>> 03.05.2007 Aber wie gesagt das Dingen funktioniert bei mir schon. >>> Nur die AVR Software ist noch nicht ganz so fertig, >>> wie ich sie gerne hätte.
Für 34 Euro gibt es hier doch den "Open Workbench Logic Sniffer". Ein openSource LA mit Software und allem Pipapo. http://www.seeedstudio.com/depot/preorder-open-workbench-logic-sniffer-p-612.html?cPath=61_68
Thread beobachten
Seitenaufteilung abschalten