Gast
#3113902
Hi, ich möchte mit Modelsim ein Projekt simulieren welches Daten in einen SDRAM schreibt. Hierfür benutze ich eine PLL um den richtigen Takt zu generieren. In der RTL-Simulation funktioniert die PLL auch incl. Phase Shift super, sobald ich aber eine Gate Level Simulation ausführen möchte, fängt die PLL in der Simulation nicht an zu schwingen sondern bleibt im undefinierten Zustand X hängen. Beim Laden der Simulation gibt Modelsim keinerlei Warnungen oder Fehler aus, lediglich den Hinweis:
1 | |
2 | |
wobei ich in ihm keinen Hinweis zu meinem Problem erkenne. Was mich ratlos macht ist die Tatsache dass ich in einem anderen Projekt schon mal das Gleiche gemacht habe (PLL und SDRAM simulieren) und es dort keine Probleme gab. Modelsim starte ich über den Native Link von Quartus II. Ich benutze -Quartus II 32-Bit Version Build 12.0 Web Edition -ModelSim Altera Starter Edition 10.0d -Geschrieben ist das ganze Projekt in Verilog Bin an nem Punkt an dem ich nicht mehr weiß was ich noch ausprobieren kann und hoffe auf eure Hilfe. Schöne Grüße Mirko