sigma delta dac in c

Erstaunlich fand ich, wie wenig Codezeilen für eine Sigma Delta Dac 
benötigt werden.

1

// sigma delta DAC, hold the DAC value for n-steps constant

2

for(n=0;n<50;n++)

3

{

4

   integrator+=sollwert-oldValue;

5

   if(integrator>0)

6

   {

7

      oldValue=MAXVALUE;

8

      digitalWrite(13, HIGH);   // set the LED on

9

   }

10

   else

11

   {

12

      oldValue=0;

13

      digitalWrite(13, LOW);    // set the LED off

14

   }

15

}

Durch die Arduino digitalWrite Funktionen wird die Hauptschleife 
allerdings etwas langsam. Der DAC läuft in etwa mit 100kHz, sodass eine 
Schleife mit 50 Durchläufen in meinem Beipiel mit dem Sinus eine 
effektive Abtastfrequenz von 100kHz/50=2kHz ergibt. Bin gepsannt, wie 
schnell das Ganze wird, wenn die Funktionen durch direkte Portzugriffe 
ersetzt werden.

>Bei 20 MHz Taktfrequenz entspricht das 1,43 MHz

Das klingt gut. Auf dem Arduino mit 16MHz und digitalWrite waren es nur 
so um die 100kHz. Faktor 10 bringt da qualitativ viel. Stellt sich nur 
die Frage, mit welcher Optimierung komiliert?

>Was tut eigentlich diese digitalWrite-Funktion alles, dass sie so extrem
>langsam wird?
Das weis ich leider auch nicht. Die Routine ist wohl in C++ geschrieben.

Ich habe noch mal ein wenig experimentiert. Mit dem direkten Zugriff auf 
PORTD komme ich auf 500kHz Abtastfrequenz.
Es war auch eine hochfrequente Störung auf dem Signal. Diese verschwand 
interessanterweise, als ich die Variablendefinitionen in die loop 
gesetzt habe ( vorher waren sie global )

1

void loop() {

2

  uint16_t phaseDelta=1070;

3

  int16_t integrator=0;

4

  uint8_t sollwert=64;

5

  uint8_t oldValue=0;

6

  uint16_t phase=0;

7

  cli();

8

  while(1)

9

  {

10

    // sin wave DDS ( direct digital synthesis )

11

    sollwert=128+sintab[phase>>8];

12

    phase+=phaseDelta;

13

    //phaseDelta++;

14

15

    // sigma delta DAC, hold the DAC value for n-steps constant

16

    DDRD|=(1<<2); // set pin as output

17

    for(n=0;n<25;n++)

18

    {

19

      integrator+=sollwert-oldValue;

20

      if(integrator>0) 

21

      {

22

        oldValue=MAXVALUE;

23

        PORTD|=(1<<2); // set pin high

24

      }

25

      else 

26

      {

27

        oldValue=0;

28

        PORTD&=~(1<<2); // set pin low

29

      }

30

    }

31

    DDRD&=~(1<<2); // set pin into high impedance state

32

    PORTD&=~(1<<2); // turn off pull up

33

  }

34

}

Den Sinus habe ich mit dem Mikrofon aufgenommen. Deshalb die 
tieffrequenten Schwingungen ( die man aber nicht hört )

Hier das Spektrum des direkt mit dem Line-In augenommenen Signals.

Man sieht die für einen Sigma-Delta Wandler typische Verlagerung des 
Rauschens zu hohen Freunzen.
Die harmonischen im unteren Frequenzbereich hätte ich in dieser Stärke 
nicht erwartet. Das könnte aber mit der geringen Auflösung des Sinus ( 8 
Bit ) zusammenhängen.

>Warum denn das? Das gibt doch nur zusätzliches Rauschen und kostet
>Zyklen?

Du hast recht, es kostet Zyklen. Allerdings gibt es am Ende der 
For-Schleife eine zeitliche Verzögerung. In der Zeit, in der dann der 
Sinuswert aktualisiert wird, bleibt der Ausgang auf dem letzten Wert. 
Ist dieser Wert High, wird der Kondensator des RC-Tiefpass am Ausgang ( 
bie mir 470Ohm, 100nF ) zu stark aufgeladen. Ist der Wert Low wird der 
Kondensator zu stark entladen. Wenn man den Ausgan hochohmig schaltet, 
hält der Kondensator den Wert ( zumindest wenn die Senke hochohmig genug 
ist ).

Mein Eindruck war, dass der Sinus mit dem "hochohmig Schalten" sauberer 
klingt.

Ein Sigma-Delta ADC mit weniger als 50dB SNR - Genial.

>Ein Sigma-Delta ADC mit weniger als 50dB SNR - Genial.

Das SNR des DAC hängt vom Glättungsfilter ab. Dieser besteht momentan 
aus einem RC-Glied ( 470 Ohm, 100nF ). Durch einen zweiten 
nachgeschaltetn RC-Tiefpass ( 4700Ohm, 10nF ) sollte sich das SNR 
deutlich verbessern.