Xilinx FFT IP Core

[Matthias (Gast)]

Hallo,

ich möchte mit dem Xilinx FFT IP core eine FFT berechenen, das klappt 
soweit auch ganz gut. Jedoch hab ich einen Gleichanteil in meinem 
Spektrum. Die FFT Eingangsdaten sind nicht schuld, diese habe ich 
bereits mit Matlab verifiziert. Ich verwende bereits das Convergent 
rounding, das zumindest Xilinx in ihrer Doku schreibt, dass das dafür 
verantwortlich ist. Kann mir jemand helfen, muss ich irgendwas bei der 
Generierung des IP Cores anders machen?

Viele Grüße,
Matthias

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Matthias schrieb:
> Jedoch hab ich einen Gleichanteil in meinem Spektrum.
Wieviel?
Woher kommen die Daten?
Welchen Typ haben die Eingangsdaten?

[mannem (Gast)]

Matthias schrieb:
> Jedoch hab ich einen Gleichanteil in meinem
> Spektrum

Häh? Ein Peak auf 0Hz?

[Matthias (Gast)]

Die Eingangsdaten sind std_logic_vector in der 2'coplement Darstellung. 
Jeweils für Real und Imaginärteil.

Die Eingangdaten entprechen einer Frequenzverschobenen Präambel die mit 
der nicht Frequenzverschobenen konjugiert komplexen Präambel 
multipliziert wurde. Verwende ich genau diese Daten mit der Matlab FFT, 
kommt kein Gleichanteil im Spektrum vor.

[Matthias (Gast)]

Hat sich erledigt. Es ist wichtig zu Wissen das eine 256 FFT auch 256 
Werte haben will egal ob man das Startbit auf Null setzt oder nicht. 
Also nicht das Signal am schluss anstehen lassen, sondern auf Null 
setzten.

Gruß Matthias