Gast
#3155161
Hallo, beim (noch konzeptionellen, theoretischen) Design einer FPGA-basierten Schaltung stehe ich vor einem konzeptionellen Problem: Ich möchte externen RAM als Grafikspeicher verwenden. Mittels FPGA bilde ich zwei Komponenten ab, ein System welches den Grafikspeicher füllt, und eine Grafikeinheit, die die Signale auf ein LCD überträgt. Da die Übertragung zum Display (auf Grund der Beschränkungen des entsprechenden Controllers und der seriellen Schnittstelle) sehr langsam ist, möchte ich den Lesevorgang der Grafikeinheit nicht unterbrechen, während gerade von der anderen Einheit geschrieben oder gelesen wird. Habt ihr eine Idee wie ich das am sinnvollsten realisieren kann? Mir schwebt beispielsweise ein vorgeschalteter Puffer vor, der bei sinkender Taktflanke in den Speicher übernommen wird, jedoch stelle ich mir das für die Lesevorgänge als Schwierig vor. Außerdem hat der Baustein nur eine Adress- und Datenleitung... Irgendwie komme ich hier nicht weiter. Ein weiterer Punkt: Das Display kann auch partiell aktualisiert werden, es muss also nicht immer der komplette Bildschirminhalt übertragen werden. Dazu habe ich mir überlegt die beschriebenen Bereiche irgendwie zu flaggen, damit nur die Übertragen werden. Habt ihr dafür einen Ansatz, oder eine bessere Idee? Danke im Voraus!