Hallo, mein Problem ist die Integration einer DCM (Xilinx Spartan6) in mein bestehendes clock_spartan6_xc6s_pll_25mhz.vhd file. In dieser File ist bereits die PLL integriert, an die ich meine DCM (core_xil_xc6s_dcm_20mhz.vhd) anschließen will. Die PLL erzeugt mir unter anderem das 100 MHz Signal welches ich als Eingangstakt für die DCM verwende. Die DCM soll aus dem 100 MHz Eingangstakt einen Takt von 20 MHz erzeugen. Meine bestehende PLL an die ich die DCM anbinden will funktioniert einwandfrei. Modelsim compilert das ganze auch und bis auf meine DCM Signale werden auch alle Signale, also die von der PLL angezeigt. Die Modelsim Meldung als auch meine DCM ( habe ich in den Anhang gepackt. Ggf.hab ich was bei der DCM Erzeugung falsch gemacht. Kann mir da jemand helfen?
Ok, ich will mir mit einer PLL (Spartan6) im Xilinx CoreGenerator mit einem Eingangstakt von 25MHz drei Frequenzen erzeugen, 50, 100, 200 MHz. Anschließend will ich 100MHz von der PLL abgreifen und über eine DCM auf 20 MHz runterteilen. Frage : Kann ich eine PLL -> DCM Casade für ein Spartan6 im CoreGenerator erzeugen, also einen Core wo alle meine drei Frequenzen (50, 100, 200 MHz) inklusive der DCM (Eingangstakt 100MHz -> Ausgangstakt 20 MHz) enthalten sind? Oder müüste ich sowohl die PLL als auch die DCM seperat erzeugen und dann verdrahten? Im Core Generator ist zwar die Option PLL->DCM gegeben, jedoch kann ich mir keinen Core erzeugen der alles kombiniert, also PLL und DCM.
Du könntest erstmal eine PLL verwenden, in dem du alle drei Frequenzen erzeugst. Dann kannst du mit dem PLL -> DCM Wizard deine 100 (von der ersten PLL) zu 20 MHz konfiguration erzeugen, sodass du am Ende 2 PLLs und eine DCM hast. Der PLL -> DCM Wizard erzeugt dir zwar eine Datei(.vhd), aber mit einer PLL und DCM. Du könntest alternativ auch die 20MHz über einen Clock Divider erzeugen, aber ist nicht empfehlenswert, außer du benutzt die 20MHz als Clock Enable. Cihan
Danke für deine Antwort, habe jetzt alle Frequenzen erstmal in einer pll_base zusammengefasst. Ich habe die DCM weggelassen, da die PLL nur unwesentlich mehr Jitter bei den 20 MHz liefert als die DCM. Ich denke das ist ein guter Kompromiss...
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.