Suche ein Edge-Detector-IC zum flankengesteuerten beladen eines Schiebregisters

[Ulrich (Gast)]

Hallo zusammen,

ich suche ein IC, das eine fallende Flanke in einem digitalen 
3.3V-TTL-Signal erkennt und durch einen kurzen puls ausgibt. Ist jetzt 
relativ schwer zu beschreiben, daher beschreibe ich kurz mein Vorhaben:

Ich habe zwei digitale Taktsignale mit jeweils 50% Pulsweite, also jedes 
für sich ein symmetrisches Signal. Eines der Signale taktet mit 10MHz, 
das Andere mit 1MHz.
Nun möchte ich die 10MHz als Takt für ein Parallel-In-Seriel-Out IC 
nehmen. Die Daten sollen also mit 10MHz rausgetaktet werden. Das 
Register soll aber im Takt des 1MHz-Signals parallel beladen werden. Es 
sollen also bei einer (beliebigen) Flanke im 1MHz-Signal die Daten ins 
Schieberegister geladen werden und anschließend mit 10MHz rausgetaktet 
werden.

Das Problem ist nun aber, dass alle Schieberegister, die ich finde damit 
ein kleines Problem haben.
Am Beispiel des 74HC165:
Die Daten werden ins Schieberegister übernommen, solange der PL-Pin low 
ist. Da ich nun aber hier das 1MHz-Signal anlegen müsste, würden für die 
Dauer des low-Pegels, also von 5 Takten des 10MHz-Signals keine Daten 
rausgeschoben werden. Anschließend würden dann nurnoch maximal 5-Bits 
rausgeschoben werden (je nach Phasenlage der beiden Signale) bevor das 
Schieberegister wieder parallel beladen und das shiften abgebrochen 
wird.
Was nun also fehlt ist irgend eine (bervorzugt integrierte) Schaltung, 
die eine Flanke des 1MHz-Signals auf das 10MHz-Signal synchronisiert, 
sodass nur ein kurzer Puls am PL-Pin angelegt wird und somit alle 8 Bits 
rausgeschoben werden können.

Kennt hier jemand etwas geeignetes? Wie könnte ein solcher Baustein 
heißen?

Vielen Dank
Gruß Uli

[Kai K. (klaas)]

Wie sind der 1MHz-Takt und der 10MHz-Takt miteinander verkoppelt?

[hp-freund (Gast)]

Wie ich das sehe brauchst Du einen Impuls bei Flankenwechsel den Du dann 
logisch verknüpfen kannst.

Schau mal nach:

Taktflankengesteuerte Flipflops

in diesen Dokument:

http://www.netzmafia.de/skripten/digitaltechnik/flipflop.html

Wenn ich das richtig verstanden habe...

[Teo D. (teoderix)]

Monoflop/Impulsgenerator

[Falk B. (falk)]

@ Ulrich (Gast)

>3.3V-TTL-Signal erkennt und durch einen kurzen puls ausgibt.

Monoflop

>Ich habe zwei digitale Taktsignale mit jeweils 50% Pulsweite, also jedes
>für sich ein symmetrisches Signal. Eines der Signale taktet mit 10MHz,
>das Andere mit 1MHz.

Sind die beiden Takte irgendwie synchron oder asynchron?

>Nun möchte ich die 10MHz als Takt für ein Parallel-In-Seriel-Out IC
>nehmen. Die Daten sollen also mit 10MHz rausgetaktet werden. Das
>Register soll aber im Takt des 1MHz-Signals parallel beladen werden.

>Was nun also fehlt ist irgend eine (bervorzugt integrierte) Schaltung,
>die eine Flanke des 1MHz-Signals auf das 10MHz-Signal synchronisiert,

Aha, also asynchron. Hmm, nicht so doll. Warum nicht gleich den 10 MHz 
Takt ALLEIN nutzen, /10 teilen und damit jeweils neue Daten laden? Das 
ist DEUTLICH einfacher und brauchbarer.

>Kennt hier jemand etwas geeignetes? Wie könnte ein solcher Baustein
>heißen?

Entweder TTL-Grab oder CPLD, 36 Makrozellen reichen. Braucht man halt 
das Know How dafür oder einen netten Forumsteilnehmer, der das mal fix 
in VHDL beschreibt.

[Peter D. (peda)]

Ulrich schrieb:
> Das Problem ist nun aber, dass alle Schieberegister, die ich finde damit
> ein kleines Problem haben.

Das Problem haben sämtliche getaktete ICs. Keiner kann mit 2 asynchronen 
Takten arbeiten.

Du kannst z.B. mit einem D-FF die 1MHz zu den 10MHz synchron abtasten. 
Damit kannst Du dann das SRG umschalten.
Die 1MHz müssen aber immer etwas kleiner als die 10MHz/10 sein. Sonst 
hast Du mal 9 und mal 11 Takte Zeit zum Schieben der 10 Bits.

Viel einfacher ist es daher, wenn die beiden Takte synchron sind. Z.B. 
die 10MHz /10 teilen oder die 1MHz mittels PLL auf 10MHz hochsetzen.