SRAM an ATMega16

Bodo Felger Gast #230181
Lesenswert?
• ▲
▼ 
Moin,
ich suche einen SRAM mit Byteweisem Zugriff und möglichst wenigen
benötigten Pins.
Idee (für 64K RAM):
8 Pins für Adresse/Daten, Adresse ist 2 Byte lang, umschaltbar mit:
1 Pin Adresse high/lowbyte
1 Pin ALE (Adresse oder Daten)
1 Pin RD (Read enable)
1 Pin WD (Write enable)

Gibt es einen solchen SRAM-Baustein? Oder muß sich da einen Baustein
nehmen und eine Logik drumherumbauen, die das obige Muster
unterstützt?
Wie sieht es mit der Geschwindigkeit aus? Könnte ich bei 6MHz jeden
Takt den entsprechenden Pin ändern, oder müßten Waitstates rein?

Ideal wäre DIP (einfacher zu löten für mich Grobmotoriker^^) aber SOIC
wär auch OK.

Bei der Forensuche habe ich leider nichts gefunden, was meinen
Anforderungen wirklich entspricht.

Vielen Dank im Voraus.
Bodo
Beitrag melden Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Markierten Text zitieren Antwort Antwort mit Zitat
Peter D. #230186
Lesenswert?
• ▲
▼ 
Man könnte noch einen 2. 74HC573 nehmen, und ein extra Pin, um die
High-Adresse zu speichern.

Du must dann den externen RAM abschalten, die High-Adresse ausgeben und
latchen, dann den externen RAM wieder enablen und kannst dann in
Häppchen von 256 Byte drauf zugreifen. Das sind dann 12 Pins (AD0..7,
/WR, /RD, ALE, Latch-high).
Wenn man oft auf mehrere Bytes hintereinander zugreifen muß, ist das
immer noch ordentlich schnell.


Mit nur 2 Pins gehts seriell, dauert natürlich länger. Hängt eben ganz
davon ab, wie oft Du zugreifen mußt:

http://home.tiscali.de/peterd/appl/hard/sram/sram.htm


Peter
Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren