Forum: FPGA, VHDL & Co. Altera SOPC Design in QII-Projekt einbinden


von OldSOPCUser (Gast)


Lesenswert?

Hi,

wie werden alte SOPC-Designs in QuartusII (bei mir: 10.1)
eingebunden?

Bei neuen QSys wird einfach das erstellte QIP-File
eingebunden, damit sind dann alle HDL-,SDC- und sonstige
Files im Projekt.

Beim alten SOPC wird mir aber ein QIP-File generiert, in
dem das meiste fehlt (z.B. NiosII-CPU, DDR-RAM etc), nur
meine Devices sind enthalten?! Im Handbuch zu 10.1 steht
jedenfalls, dass nur das QIP-File eingebunden werden muss.

Wenn ich alle HDL-, SDC- und sonstige Files ins Haupt-QSF
eintrage, dann klappts. Das kann aber nicht die Lösung
sein.

Gruss

von Kest (Gast)


Lesenswert?

Wie wär's, wenn Du einfach die alte SOPC Datei mit Qsys aufmachst? Diese 
wird automatisch konvertiert. Habe so ein Design aus Q9.1 auf Q13.0 
"portiert". Allerdings musste ich noch etwas Hand anlegen

Kest

von OldSOPCUser (Gast)


Lesenswert?

Wär ja auch mein Ansatz, ich muss mich aber leider
auch Quartus 10.1 beschränken. Das hat leider kein
QSys.

von Kest (Gast)


Lesenswert?

Ach, jetzt habe ich verstanden, was die Frage war!
Im Prinzip reicht es, wenn Du nur die .qip datei von deinem SOPC-Project 
hinzufügst. Eventuell noch die .sdc.

Und ja, das ist die Lösung (genauso wie auch mit qsys)

Kest

von OldSOPCUser (Gast)


Lesenswert?

Kest schrieb:
>Im Prinzip reicht es, wenn Du nur die .qip datei von deinem SOPC-Project
>hinzufügst. Eventuell noch die .sdc.

Und genau so steht's ja in den Handbüchern, sowohl in 9.x, 10.x 13.x 
usw.
Bei mir unter 10.1 ist aber das Problem, dass die QIP-Datei viele der
SOPC-Dateieinträge einfach weglässt. Das einfache Einbinden von QIP
reicht also nicht.

Einfaches Beispiel: Ein System mit NiosII ("cpu"), OnChipRAM ("ram"),
JTAG UART ("jtag") und einer eigenen IP ("dev"). Beides lässt sich
äquivalent in SPOC als auch in QSys definieren.
Im SOPC-QIP steht dann nur der Eintrag für "dev", wogegen im QSys-QIP
für "cpu","ram","jtag" und "dev" Einträge generiert werden, d.h. im
SOPC-QIP steht nur

  set_global_assignment -name VHDL_FILE ... "dev"

wogegen in QSys-QIP

  set_global_assignment -name SDC_FILE ... "whatever.sdc"
  set_global_assignment -name VHDL_FILE ... "cpu.vhdl"
  set_global_assignment -name VHDL_FILE ... "jtag.vhdl"
  set_global_assignment -name VHDL_FILE ... "ram.vhdl"
  set_global_assignment -name VHDL_FILE ... "dev.vhdl"

steht. Unter SOPC muss ich also alle fehlenden Zeilen
manuell ins QSF-File eintragen.

Hab ich vieleicht irgendeine Einstellung falsch gesetzt oder
einen IP-Pfad vergessen vorzugeben?

Gruss

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.