Gast
#3233316
Hallo ihr alle, ich habe mit Quartus ein Design erstellt in dem ich gemischt vhdl files und shematics verwendet habe. Meine top level entity ist ein shematic, das wiederum auch wieder einen block enthält in dem sich ein shematic verbirgt. Nun möchte ich das Ganze simulieren. Dazu hab ich mit dem Testbench Template Writer eine Testbench geschrieben. Mein Problem ist nun folgendes: 1. Ich kann nicht auf die Signale der Sub-Shematics zugreifen, die ich zu Fehleranalyse aber auch gerne anschauen würde. Gibt es eine Möglichkeit die sichtbar zu machen? 2. Werden in der Waveform der Simulation nur die Signale richtig angezeigt, die ich selbst beschreibe (clock und ein Eingangssignal). Alle anderen Signale bleiben auf 'U'. Hat jemand eine Idee? Viele Grüße Johannes