Gast
#3246625
Hallo! Bitte Hilfe! Ich habe Klausurvorbereitungsschmerzen und benötige dafür Nothilfe :) Die Frage ist die folgende: Um ein VHDL-Modell zu verifizieren wird im Allgemeinen eine Testbench in VHDL geschrieben. Nennen Sie die zwei unterschiedlichen Typen von Testbenches und erklären Sie den wesentlichen Unterschied zwischen beiden. Das könnte sein Testbench mit oder ohne Prüfung der Ein- / Ausgangssignale, also selbstprüfend oder nicht?? Kann jemand dazu ein schnelles Stichwort geben? Vielen Dank Philipp