Artix 7 DDR3 Ram an 2 Bänken

warum nimmst Du nicht das vom MIG standardmaßig (siehe Anhang) 
vorgeschlagene pinout?

was für ein "Hard-Block" ?
Den gab es mal beim Spartan6!

Danke, ich werde es nach den MIG Vorgaben machen.

Dude schrieb:
> was für ein "Hard-Block" ?
> Den gab es mal beim Spartan6!
Der Artix hat das Soft, wie auch die Virtex.

Wäre es möglich, diesen Softcore so zu modifizieren, dass er DDR4 kann?

Dagobert schrieb:
> Wäre es möglich, diesen Softcore so zu modifizieren, dass er DDR4 kann?

Möglich sicher, aber ob das sinnvoll ist... der MIG erzeugt zwar 
unverschlüsselten Verilog-Code, aber da es dafür keine Doku gibt und der 
Code wegen der Automatisch-Generierbarkeit/-Generiertheit ziemlich 
"unintuitiv" ist, ist es kein Spaß, sich da reinzuarbeiten. Man müsste 
das ja alles im Detail verstehen, um dann beim Modifizieren nix kaputt 
zu machen; d.h. auch sich einen Sack Testbenches stricken, um zu 
verstehen, was genau da abgeht usw. Gerade diese Kalibrierung zu Beginn 
ist schon recht aufwändig (jedenfalls deutlich komplizierter als das 
gewöhnliche Lesen/Schreiben), und das ist wahrscheinlich der Part, an 
dem am meisten angepasst werden müsste (hab mich in DDR4 noch nicht 
eingelesen; weiß nicht, wo genau ansteuertechnisch die Unterschiede zu 
DDR3 sind).

Einmal habe ich sowas vor Urzeiten probiert (also den MIG-Code zu 
modifizieren), mit dem Resultat, dass das länger gedauert hat, als ich 
wahrscheinlich gebraucht hätte, um einen neuen Core zu schreiben...

Aber ich würde mal bei Xilinx anklingeln, ob da nicht was in der Mache 
ist. DDR4 brauchen ja sicher noch mehr Leute, wird über kurz oder lang 
sicher auch in den MIG integriert werden...

Hier steht eigentlich, dass DDR4 in der 7er-Serie supported ist:
http://www.xilinx.com/products/technology/memory-interfacing.html#7series

Im MIG sehe ich davon allerdings nix, hab aber die allerneueste 
Vivado-Version noch nicht installiert (vielleicht isses da dann drin). 
Wäre auch möglich, dass man nen MIG mit DDR4-Support auf Anfrage vom FAE 
bekommt; d.h. dass das im Prinzip fertig ist, aber noch nicht offiziell 
released, weil noch beta...

Grüße,
Eumel

Nein, DDR4 geht erst ab Xilinx Ultrascale. Es liegt an den notwendigen 
IO Standards.

Da warte ich drauf, dass einer ein taugliches DDR4-Design mit Xilinx 
hinbringt. Das ist ja schon beim DDR3 mit seinen maximal 1066 nicht so 
easy. Bei meinem PC läuft mal locker das Doppelte.

tja schrieb:
> Nein, DDR4 geht erst ab Xilinx Ultrascale. Es liegt an den
> notwendigen
> IO Standards.

Hach, ich sehs grad... da haben sie die Übersicht auf der Webseite 
wieder ganz prima hinbekommen. Der Text oben "Xilinx supports DDR3 and 
DDR4..." bleibt immer gleich, egal auf welche Familie man klickt, nur 
die Tabelle untendrunter ändert sich. Suuuper gemacht...

Wir sind auch schon mehrfach auf aussagen von denen reingefallen.

Zuletzt die leichte Implentierbarkeit eines MAC