Forum: FPGA, VHDL & Co. ISE HW-SW-Cosimulation Spartan 6


von Incanus (Gast)


Lesenswert?

Hallo,
Ich habe mein Projekt komplett durchsimuliert und alles läuft prima in 
der Simulation. Der nächste Schritt ist eine HW-SW-Cosimulation.
Ich stelle bei Simulation unter "behavioral" bei meiner UUT unter Source 
Properties ein : "enable hardware Co-Simulation". Wenn ihc jetzt auf der 
Top-Level Testbench auf Simulate behavioral gehe, erhalte ich folgende 
Fehlermeldung:
 The switch -hwcosim_clock <clock_port_name> must be specified for 
hardware cosimulation.
Ihm fehlt also offensichtlich eine CLK, wie genau und wo genau kann bzw. 
muss ich die denn spezifizieren und wie muss das ganze aussehen ?

Viele Grüße

von Duke Scarring (Gast)


Lesenswert?

Incanus schrieb:
> Der nächste Schritt ist eine HW-SW-Cosimulation.
Wer sagt das?
Und auf welcher Hardware wird simuliert?

Duke

von Incanus (Gast)


Lesenswert?

Spartan 6 lx150t development board.

von FPGA-Freund (Gast)


Lesenswert?

Diese Cosimulation ist doch dafür da, dass ANSTATT in Software auf der 
HW simuliert wird, damit es schneller geht. Soweit ich weiss erfordert 
das eine entsprechende Lizenz.

von Incanus (Gast)


Lesenswert?

FPGA-Freund schrieb im Beitrag #3263865:
> ANSTATT in Software auf der HW simuliert wird

Dafür gibt es eine weitere simulationsmöglichkeit (bzw. Testmöglichkeit) 
wo NUR auf der HW der ganze Code läuft. Bei einer Cosimulation werden 
nur bestimmte Teile auf den FPGA ausgelagert und laufen dort.

von FPGA-Freund (Gast)


Lesenswert?

Ich habe das nun auch ausprobiert, finde aber nur das SP601 als 
Möglichkeiten. Dein Board LXT150 ist nicht dabei. Geht das nur mit 
bestimmten boards oder kann das jedes board?

von Incanus (Gast)


Lesenswert?

FPGA-Freund schrieb im Beitrag #3263880:
> Geht das nur mit bestimmten boards oder kann das jedes board?

Das ist eine gute Frage. Ich nutze in dem Beispiel einige vom 
Core-Generator erzeugten Cores, die Speziell für den Sparten 6 lx150t 
erstellt wurden und bekomme eine weitere Fehlermeldung:
ERROR:NgdBuild:604 - logical block 'Name' with Type 'Typ' could not be 
resolved. A Pun name misspelling can cause this, a missing edif or ngc 
file, case mismatch between blockname and the edif oder ngc file name, 
or the misspelling of a type name. Symbol ' Typ' is not supported in 
target 'spartan6'.
ERROR: Xflow - Program ngdbuild returned error code 2.Aborting flow 
execution...
Die Cores wurden aber exakt für den verwendeten Spartan erstellt, nur 
eingestellt habe (musste...) ich ja einen anderen, da dieser nicht in 
der Auswahlliste steht.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.