hudao schrieb:
> Hallo zusammen,
>
> auf meinem Board habe ich einen DDR2 Ram und einen Spartan 6 FPGA. Den
> RAM möchte ich beschreiben und auslesen. Das Memory Interface habe ich
> mit über den CoreGen von Xilinx gebaut, jetzt möchte ich noch einen
> Wishbone-wrapper drauf setzen. Gefunden habe ich diesen Core hier:
> http://www.ohwr.org/projects/ddr3-sp6-core
>
> Meine Frage ist nun, wie komplex es ist, den DDR3 auf DDR2 umzustricken
> und wie man das macht, leider habe ich hiervon keine Ahnung.
>
> Vielen Dank!
Der Spartan6 hat (im Regelfall) einen oder mehrere Memory Hardcores mit
welchem er DDR2 und DDR3 Memories ansprechen kann. Diese sollte man nach
Möglichkeit (vor allem wenn man keine Jahrelangen Erfahrungen und
gehobene Ansprüche hat)auch nutzen!
Wenn Du Dir den Coregen als Generator genommen hast (MIG), dann nutzt
der auch den Hardcore des Spartan6.
Der Unterschied zwischen DDR2 und DDR3 besteht dann FPGA seitig nur an
geänderten IO-Standards und IO und Referenzspannungen, die Ansteuerung
des Cores ändert sich dadurch nicht.
Gruß
Vanilla
