Zum Nexys2-Board gibt es von Digilent ein UCF-File. Darin fehlt bei den IO-Pins die Angabe der Logik-Pegel (LVTTL, LVCMOS, ...). Ich habe mit diesem UCF-File ein Projekt realisiert, und es funktioniert. Aber warum funktioniert es? Vermutlich gibt es in ISE eine Default-Einstellung für die Logik-Pegel. Wo findet man diese (ISE 11.1)?
Default ist immer bissl Chip-abhängig. Meistens LVCMOS25, aber bei der 7er Serie dann schon LVCMOS18. Was genau er gemacht hat, findest du in der *.pad Datei, die beim Build erzeugt wird.
Gast
#3289689
Ehrlich gesagt weiss ich auch nicht, wo diese Einstellung steht. Man kann es aber als default in das ucf oben eintragen, um es zu ändern. Das ist oft nötig, wenn man in einer Bank mit default-Wert andere Pins mit anderen Pegeln unterbringen muss.
Im Normalfall vergibt man für jeden PIN die VCCIO entsprechend der Beschaltung. Ein Mixen von unterschiedlichen Spannungen innerhalb einer Bank ist auch nicht möglich, das gibt einen Fehler bei map. Diese Default-Angabe steht nirgends explizit, die ist wie gesagt Chip-Abhängig und wird von map angenommen, wenn man nichts angibt. Daher gibts da öfters mal Konflikte, wenn man nicht alle I/Os ordentlich deklariert hat.
Gast
#3290114
Lt. UG381 ("Spartan-6 Select-IO Uuser Guide")
http://www.xilinx.com/support/documentation/user_guides/ug381.pdf S.22
ist der standard LVCMOS2V5 (f. Spartan6?) .
Im Pad-report steht auch, welcher IO-Standard activ ist
Auszug aus *_pad.par:
A4|GP_D1_F3<2>|IOB|IO_L45P_0|OUTPUT|LVCMOS33|0|2|SLOW|NONE**|||LOCATED|N
O|NONE|
A5|||GND||||||||||||
A6|||GND||||||||||||
A7|||VCCO_0|||0|||||3.30||||
A8||DIFFMTB|IO_L38P_0|UNUSED||0||||||PROHIBITED|||
A9|LED<4>|IOB|IO_L36P_0|OUTPUT|LVCMOS33|0|8|SLOW|NONE**|||LOCATED|NO|NON
E|
A10|LED<2>|IOB|IO_L33P_0|OUTPUT|LVCMOS33|0|8|SLOW|NONE**|||LOCATED|NO|NO
NE|
A11|||GND||||||||||||
(hier wurden im ucf LVCMOS33 vorgegeben)
MfG,
Gast
#3290129
Für Spartan3 steht in UG331 ("Spartan3 Generation FPGA User Guide") auf
S. 343 als Software default:
LVCMOS25, slow slew, 12 mA.
MfG,
Gast
#3290134
Du meine Güte! Wenn Du sowas wie'n Xilinx PAD-File postest,
dann setze es doch bitte zwischen {code} und {/code} Tags.
nur mit eckigen Klammern [] statt geschweiften {}
Steht übrigens oben unter "Formatierung" in
jedem "Antwort schreiben"-Fenster hier im Forum.
Dann bleibt die Formatierung heil...
Ich danke für die Antworten. Scheint ja doch eine Frage von allgemeinem Interesse zu sein.
Gast
#3290198
Thosch schrieb: > Du meine Güte! Wenn Du sowas wie'n Xilinx PAD-File postest, > dann setze es doch bitte zwischen {code} und {/code} Tags. > nur mit eckigen Klammern [] statt geschweiften {} > > Steht übrigens oben unter "Formatierung" in > jedem "Antwort schreiben"-Fenster hier im Forum. > > Dann bleibt die Formatierung heil... Nein, die Passage ist genauso wiedergegeben worden wie ich es wollte. Als Tabelle wäre diese csv- (nur mit '|' statt comma) analoge Formatierung in eine überbreite Tabelle mit nichsagenden Lehrfeldern aufgebläht worden. Es geht auch nicht um die Position des IO-Standards sondern um seine bloße Erwähnung. MfG, BTW, folgend der Abschnitt mit code-tags ->
1 | |
2 | |
3 | |
4 | |
5 | |
6 | |
7 | |
8 | |
9 | |
10 | |
11 | |
12 | |
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.