PLL mit falscher Frequenz betreiben

[T.R. (Gast)]

Ich verwende an einer Stelle in einem Spartan 6 Design eine ADVPLL, die 
wie folgt parametriert sind:

Input: 100 MHz,
Output 100 MHz, um  90 Grad verschoben
Output  50 MHz, um 180 Grad verschoben


Nun soll aber auch ein alternativer Takt möglich sein:

Input:  66 MHz,
Output  66 MHz, um  90 Grad verschoben
Output  33 MHz, um 180 Grad verschoben


In beiden Fällen soll die PLL exakt dasselbe tun, nur langsamer. Es 
würde sich also an den Multiplizieren und Dividieren nichts ändern.

Frage: Geht das einfach so, oder muss ich die PLL offiziell dynamisch 
umkonfigurieren? Würde es also reichen, die PLL auf den hohen Takt zu 
parametrieren, das Design zu bauen und dann einfach nach Bedarf 
langsamer zu takten?

Wenn ja, wie weit kann man das treiben?

[Duke Scarring (Gast)]

T.R. schrieb:
> Frage: Geht das einfach so, oder muss ich die PLL offiziell dynamisch
> umkonfigurieren? Würde es also reichen, die PLL auf den hohen Takt zu
> parametrieren, das Design zu bauen und dann einfach nach Bedarf
> langsamer zu takten?
Ja, müsste gehen.

> Wenn ja, wie weit kann man das treiben?
Solange bis Du aus dem Arbeitsbereich (400 MHz bis 1 GHz) des VCO 
rausfällst.

Duke

[Tobias L. (murxwitz)]

musst nur schauen, wie duke schon schrieb, dass der VCO im erlaubten 
Bereich ist.
Und wahrscheinlich die PLL einmal manuell reseten nach dem ändern der 
Eingangsfrequenz, damit sie sich wieder richtig auf den neuen Takt 
aufschaltet.

[Edi M. (Gast)]

Ist es denn garantiert, dass die Takte dieselbe Verschiebung erfahren? 
Das wird doch per Grad eingestellt, aber in ns umgerechnet, mein ich. 
Oder umgekehrt? Oder ist es so, das ganz bestimmte Winkelverhältnisse 
verschiebbar sind, die aus den Takt/n bestehen. Dann bliebe der Winkel 
erhalten.

[T.R. (Gast)]

Also in der Simulation bleibt die Taktkonstellation jedenfalls erhalten.