Microblaze im top-design instanziiert

[Tim S. (169)]

Hallo Leute,
ich tue mir echt schwer mit meinem Design.
Ich habe in meinem top-design einen microblaze instantiert. An diesem 
habe ich ein ip an den plb bus gebunden. Bestandteil dieses cores sind 
einige fifos. Allerdings waren nur die .xco-files dabei sodass ich erst 
mit Coregen die VHDL-files erzeugen mussste. To make a long story short 
... In der EDK hat alles funktioniert. Wenn ich mein top-design in der 
ise kompiliere, bekomme ich folgende Fehlermeldung:

'MicroBlaze_i/plb2wb_bridge_0/plb2wb_bridge_0/stu/stat2wb/fifo2.U_fifo_i 
c'
   with type 'fifo_stat2wb_ic' could not be resolved. A pin name 
misspelling can
   cause this, a missing edif or ngc file, case mismatch between the 
block name
   and the edif or ngc file name, or the misspelling of a type name. 
Symbol
   'fifo_stat2wb_ic' is not supported in target 'spartan6'


Wo muss ich die erzeugten .ngc-files ablegen bzw. was genau ist das 
Problem?

[Duke Scarring (Gast)]

Tim S. schrieb:
> fifo_stat2wb_ic

Existiert das Modul schon?

Ich nehme an, das der Fehler bei translate (= ngdbuild) auftritt. Dort 
kannst Du einen Suchpfad mit angeben (Parameter -sd).

Duke

[Tim S. (169)]

Du hast recht. Der Fehler tritt bei Translate auf.
Was meinst du mit >Existiert das Modul schon?

Mit Coregen wurden aus den .xco-files einige files erzeugt wie z.b. 
.vhd,.ngc
Jetzt habe ich einfach alle erzeugten files kopiert und dem Ordner
>plb2wb_bridge_0
abgelegt. Trotzdem erscheint die Fehlermeldung :(

[Der L. (vhdl-neuling)]

Hast du alle notwendigen Dateien auch in ISE hinzugefügt?

Files -> Add Source

Gruß,
derLars

[Tim S. (169)]

Hallo,
also ich ging davon aus, dass wenn ich die .xmp-Datei hinzufüge, es 
damit getan wäre.
Welche Files müsste ich den hinzufügen .ngc , .vhd ?

[Der L. (vhdl-neuling)]

Füge mal die vhd-Datei zum ISE-Projekt hinzu.

Gruß,
derLars

[Tim S. (169)]

Hab die eingefügt. Dennoch wird der selbe Fehler angezeigt.

[Klaus F. (kfalser)]

Der Lars schrieb:
> Füge mal die vhd-Datei zum ISE-Projekt hinzu.
>
> Gruß,
> derLars

Wenn die cores direkt zum IP gehören, als am Ende Teil des Microblaze 
Subsystems sind, dann braucht man sie sicher nicht zum ISE Projekt 
dazugeben.

Cores  bestehen meistens aus einem VHDL Wrapper und eine ngc Netzliste.
Die VHDL Files eines Cores werden im PAO File angegeben, und ich glaube 
die ngc Netzliste auch irgendwo in den Beschreibungsfiles des IPs, aber 
ich weiss jetzt nicht wo.
Das sollte man aus der EDK Dokumentation aber herausfinden.

Wird ein EDK Projekt als Entity in einem ISE Projekt verwendet, dann 
wird das Microblaze Projekt beim Generieren am Ende nochmals mit Hilfe 
von XST compiliert, bzw. die fehlenden IP Netzlisten eingebaut, sodass 
das  Microblaze nur mehr eine einzige Netzliste ist.
In dieser Phase sollte eigentlich Deine Fifo Netzliste eingebunden 
werden.
Möglicherweise must Du im EDK Projekt das Verzeichnis zu Deiner Core 
Netzliste angeben.

[Tim S. (169)]

Wenn in der edk alles funktioniert hat. Sprich es wurde eine netlist für 
das system erzeugt, so gehe ich davon aus, dass die netzlisten der fifos 
auch eingebunden sind.
Liege ich falsch?

[Klaus F. (kfalser)]

Tim S. schrieb:
> Wenn in der edk alles funktioniert hat. Sprich es wurde eine
> netlist für
> das system erzeugt, so gehe ich davon aus, dass die netzlisten der fifos
> auch eingebunden sind.
> Liege ich falsch?

Aus der Tatsache, dass es einmal funktioniert und einmal nicht, ist 
anzunehmen: JA