Gast
#3421612
Hallo Zusammen, ich muss zur Zeit mit einem Microblaze mit AXI_SPI Modul mehrere Slaves ansprechen. Die Slaves haben das "Lese"-Verhalten wie im angehängtem Bild gezeigt (Datenblatt: http://www.hittite.com/content/documents/data_sheet/hmc701lp6c.pdf, Seite 28). Das Modul von Xilinx interpretiert die Daten ebenfalls wie im Anhang gezeigt (Slave). Das Datenblatt des AXI_SPI Cores: http://www.xilinx.com/support/documentation/ip_documentation/axi_spi_ds742.pdf - Seite 23. Wenn ich das nun richtig sehe, sind die beiden nicht miteinander kompatibel, da mein Slave beim Senden zum Master hin die Daten auf der steigenden Flanke hin anlegt und diese deshalb bei der fallenden Flanke gelesen werden sollten. Nun bin ich ein wenig überfragt, ich hatte nicht damit gerechnet dass es hier solche Unterschiede gibt. Kann ich das AXI_SPI Modul von Xilinx nun vergessen? Viele Grüße, Thomas
