Hallo, ich versuche das erste mal eine kleine FPGA Platine mit ein paar LEDs und Buttons selber zu bastelnt. Dabei geht es hauptsächlich um den Lerneffekt. Ich habe im Anhang mal die Spannungsversorgung des FPGAs sowie den SPI Flash dargestellt. Das sollte ja so ok sein? Die Spannungen kommen aus einfachen Standart Spannungsreglern. Was ist mit den Anschlüssen für VREF? Muss da was dran oder ist das ok so, dass die frei sind?
Angehängte Dateien:
-
fpga_power.PNG
93 KB
Thomas schrieb: > Die Spannungen kommen aus einfachen Standart Spannungsreglern. Soso, Standart also... Reicht der Strom aus diesen Reglern aus? > Was ist mit den Anschlüssen für VREF? > Muss da was dran oder ist das ok so, dass die frei sind? Was steht im Datenblatt? Wie machen es andere? > selber zu basteln Selber machen bedeutet aber nicht, nach dem Zusammenklicken von ein paar Symbolen (traust du dir wirklich ein BGA zu?) gleich Andere um ihre Meinung zu fragen. SELBER bedeutet: selbständig, allein, eigenständig. Und wenn du dann mal soweit durch bist, dann kannst du deinen Plan ja nochmal revidieren lassen... > Dabei geht es hauptsächlich um den Lerneffekt. Was willst du dabei lernen, wenn Andere für dich dann das Datenblatt lesen sollen? Sieh dir einfach mal den Schaltplan und das Layout von EVAL-Boards an. Die können da gut als Referenz dienen. Ich mach das so, dafür sind EVAL-Boards da...
im Datenblatt habe ich folgendes gefunden: LVTTL—Low-Voltage TTL The Low-Voltage TTL (LVTTL) standard is a ge neral-purpose EIA/JESD standard for 3.3V applications that uses an LVTTL input buffer and a push-pull output buffer. This standard requires a 3.3V output source voltage (V CCO), but does not require the use of a reference voltage (VREF) or a termination voltage (VTT). LVCMOS—Low-Voltage CMOS The Low-Voltage CMOS standard is used for general-purpose applications at voltages from 1.2V to 3.3V. This standard does not require the use of a reference voltage (VREF) or aboard termination voltage (VTT). Das heißt ja quasi, ich "brauche" es für normale CMOS und TTL Ein/Ausgänge nicht. Aber ich weiß daraus nicht ganz, ob ich die Pins dann frei lassen kann. Den BGA kann ich im Uni Labor bestücken. Der Spannungsregler ist ein ST1S10. Diesen habe ich schon in diversen Mikrocontroller Schaltungen genutzt. Er kann bis zu 3A. Das sollte genug sein.
Thomas schrieb: > Der Spannungsregler ist ein ST1S10. > ... 3A. Das sollte genug sein. Gut. > im Datenblatt habe ich folgendes gefunden: Ich das hier:
1 | Vref |
2 | Dual-purpose pin that is either a user-I/O pin or Input-only pin, or, |
3 | along with all other VREF pins in the same bank, provides a reference |
4 | voltage input for certain I/O standards. If used for a reference voltage |
5 | within a bank, all VREF pins within the bank must be connected. |
Also: wenn sie nicht gebraucht werden, sind es Inputs oder IO-Pins. Stellt sich die nächste Frage: dürfen Inputs oder IO-Pins offen gelassen werden?
Also IOs kann man soweit ich weiß frei lassen. Sollte dann also so passen
Hallo zusammen, ich bin auch so einer, der Fliegen möchte ohne richtig gehen zu können. Ich hab zwei alte XC3S100E die ich im Januar einer (für mich) sinnvollen Verwendung zuführen möchte und plane ein kleines Testboard dafür. Ich möchte was ganz verrücktes versuchen und eine einlagige oder zweilagige Platine routen. Ich möchte einfach testen, ob ich sowas schaffe. Die IOs kann man meiner Meinung nach nur unbeschaltet lassen, wenn man LVTTL nutzt. Bei LVCMOS bin ich der Meinung, daß man die Pullups einschalten sollte. Jedenfalls war das bei den 74er und 40er so. Gruß, SIGINT P.S.: Xilinx Datenblatt :"All unused inputs and bidirectional pins must be tied either High or Low. For unused enable inputs, apply the level that disa bles the associated function. One common approach is to activate internal pull-up or pull-down resistors"
:
Bearbeitet durch User
@ Sigint 112 (sigint) >Ich hab zwei alte XC3S100E die ich im Januar einer (für mich) sinnvollen >Verwendung zuführen möchte und plane ein kleines Testboard dafür. OK. >Ich >möchte was ganz verrücktes versuchen und eine einlagige Vergiss es! >oder zweilagige Platine routen. Kriegt man hin. > Ich möchte einfach testen, ob ich sowas schaffe. Ist OK. >Die IOs kann man meiner Meinung nach nur unbeschaltet lassen, wenn man >LVTTL nutzt. Ja. > Bei LVCMOS bin ich der Meinung, daß man die Pullups >einschalten sollte. Jedenfalls war das bei den 74er und 40er so. Beim FPGA ist LVCMOS fast genauso wie LVTTL, die Eingänge sind auch hochohmig un floaten. Nicht schön, geht aber. Wer es korrekt machen will, schaltet IM FPGA die Pull-Ups oder Downs ein. Fertig.
Wo liessen sich denn Anleitungen zum FPGA-Baord bau finden? Gibt es so eine Art checklist, die man abarbeiten kann, um sicher zu sein, dass alles gefunden wurde?
Also wenn ich mir verschiedene Eval Boards anschaue, sind immer mal Pins unbeschaltet. Sollte also nicht ptoblematisch sein?
Markus schrieb: > Wo liessen sich denn Anleitungen zum FPGA-Baord bau finden? Gibt es so > eine Art checklist, die man abarbeiten kann, um sicher zu sein, dass > alles gefunden wurde? Vielleicht könnte man ein paar Leute finden die sowas zusammenstellen, und hier einen Artikel zu machen, so wie es das für AVR etc gibt. Kann allerdings sein, dass es immer verschieden ist, für verschiedene FPGA Typen.
Markus schrieb: > Wo liessen sich denn Anleitungen zum FPGA-Baord bau finden? Gibt es so > eine Art checklist, die man abarbeiten kann, um sicher zu sein, dass > alles gefunden wurde? Ja, einfach mal google mit den Stichworten "FPGA checklist pcb" füttern. Beispielsweise führt der oberste Link auf die Seite http://www.xilinx.com/products/design_resources/signal_integrity/si_pcbcheck.htm Oder die Stichworte "FPGA checklist schematic" verwenden, da findet sich unter den Top-Treffern: ftp://ftp.cadsoft.de/eagle/userfiles/doc/design_checklist_en.pdf Die macht mit ihren 40 Seiten einen recht ordentlichen/vollständigen Eindruck. (schematic-tipp per edit ergänzt) SCNR,
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.