EPM3064 JTAG Pins?

[Holm T. (Gast)]

Ich möchte für eine PDP11 ein IDE Festplatteninterface bauen und da das
"zu Fuß" ein ziemlicher Haufen TTL ICs wird, versuche ich es mal mit 
einem CPLD: Ich brauche was 5V kompatibles und da habe ich mir einen 
vorhadenen Altera  EPM3064ALC44 vorgeknöpft. Ich habe das was rein soll 
mit QuartusII 1.30.1 und dem Schematic Entry erzeugt (ich weiß, das ist 
bäh) bei der Version 1.36 ist das Device schon rausgeflogen (MAX3000A).

Soweit so gut, die Analyse lief durch, der Fitter beklagte sich über zu 
viele Pins, ich brauche alle Verfügbaren 34, mußte also das JTAG 
Interface abschalten. Ich brauche dieses zur Laufzeit auch nicht, aber 
wie ist das mit der Programmiererei? Mit was programmiert man so einen 
alten CPLD?
Irgend ein Xlinx Kabel habe ich schon mal gebaut aber noch nie benutzt, 
einen älterne Parallelport JTAG Programmer für MSP430 habe ich auch noch 
herumliegen und Etwas, das zu Segger JLINK kompatibel sein soll auch.
Geht irgend was davon?
Funktioniert das mit der Programmierung über JTAG wenn im Device selbst 
JTAG dann abgeschaltet ist? Wenn nicht, wie programmiert man das dann?


Gruß,

Holm

[bko (Gast)]

Da war die Atera Doku immer neblig und Verwirrung auch dort:
http://www.alteraforum.com/forum/archive/index.php/t-30225.html

Ich hab damals den byteblaster nachgebaut:
http://opencollector.org/history/freecore/Build%20your%20own%20ByteBlaster!.htm
der geht aber nur mit den JTAG-pins, die dann nicht als IO zur Verfügung
stehen, wenn man nochmal mit dem Byteblaster Programmieren will, soweit
 ich mir erinnere, ist aber alles lang her (um 2000 rum) ...

Hier hat einer einen PDP11 Diskemulator gebaut, evtl hilft sowas:
http://www.pdp11gy.com/indexD.html#file:///E:/homepage/indexD.html

[Holm T. (Gast)]

Ich danke Dir, indessen habe ich einen ByteblasterMV aufgebaut (in 
Deinem Link das ist auch ein ByteblasterMV, es gibt noch einen 
Byteblaster 2 der wohl auch noch ältere ISP Bausteine unterstützt 
(Max7000 ohne E oder S) und ca. 2h gesucht warum das Aas nicht 
geht...lag am TDI Kontakt der PLCC Fassung :-(

Ich habs nun ausprobiert, JTAG disabled und das Ding programmiert, hatte 
erwartet das Verify nicht funktioniert...es tut doch.
Das Ding gelöscht und wieder programmiert + Verify .. funzt. Hmm.
Mein Design paßt ohne die JTAG Pins nicht rein, ich kann es also nicht 
versehentlich wieder eingeschaltet haben.

Funktionalität habe ich noch nicht überprüft, das CPLD ist derzeit so 
gut wie das einzige Baulement auf der Lochrasterplatine.

Der verlinkte Diskemulator nützt mir nichts, er emuliert da wirklich 
eine MFM Platte, das will ich gar nicht. Erstens habe ich keinen MFM 
Controller der in die russischen (metrischen) QBUS Slots paßt und 2. 
will ich nur Plattenplatz da annageln. Eine IDE Platte aus dem Ramsch 
tut es da völlig ausreichend und davon habe ich vieele. CF wäre schon 
Verschwendung :-)


Gruß,

Holm