Hallo liebe Mikro-Foristen, ein gutes Jahr 2014 wünsch ich! :) Versuche mich gerade an meinem ersten FPGA-Board und plane gerade die Spannungsversorgung. Habe nen Cyclone IV-chip mit 1.2V-VCCINT gewählt. Die IO-Banks sollen mit 3.3V und 2.5V gespeist werden. Habe mich etwas eingelesen bezüglich POL-systems und musste feststellen, das eigendlich in allen AppNotes die FPGAs mit Schaltreglern versorgt werden, welche für die CoreVoltage bis zu 6A-10A zur Verfügung stellen. Mir ist jetzt nicht ganz klar, ob ich bei meinem Aufbau nicht doch LDO's nehmen könnte, welche ich eig. favorisiere, da weniger Schaltfrequenzen, Noise. 1) Werden Schaltregler in den AppNotes nur wegen des besseren Wirkungsgrades bevorzugt, bzw. weniger Wärmeentwicklung oder hat das noch einen anderen Grund (z.B. schneller)? 2) Mein Setup war bisher immer folgendes (siehe Anhang): Ich habe 24V-Industriestandart zur Verfügung, von einem Netzteil. Ich habe dann vor den eig. Boards immer ein PWR-Board mit Schaltreglern, mit diesen kann ich theor. alle benötigten Spannungen generieren. Dieses Board habe ich gut im Griff, was die Filterung der Schaltfreq. etc. angeht allerdings liefern die Schaltregler nur 4.5A-max. Damit gehe ich auf die folgenden Boards (Mainboard, Sensorboard) und habe hier bisher immer LDO's verwendet um die Spannungen für die ICs zu generieren. Meine Frage: Wie würdet ihr das jetzt machen. Kann ich nicht weiterhin z.B. die 7V, 4V die von meinen Schaltreglern kommen mit LDO's runterbrechen um die 1.2V, 3.3V, 2.5V für den FPGA zu generieren oder sollte ich für die CoreVoltage doch wieder einen Schaltregler verwenden. Wie entwickle ich eine gute Supply-Chain für den Cyclone IV? Von Vishay habe ich z.B. das im Anhang zu sehende Setup gefunden. Danke!
Angehängte Dateien:
-
Setup_aktuell.png
3,7 KB -
Vishay_Powerchain.png
15 KB
Eine pauschale Antwort ist hier schwer. Letztendlich entscheidet dein geplantes Design und der gewählte FPGA über die Stromaufnahme. Und damit kannst du dann abschätzen, welches Konzept du verfolgst. Weiterhin musst du beachten, ob der gewählte FPGA-Typ eine Sequenz beim Einschalten benötigt, oder ob er es aushält, einfach alle Spannungen ungesteuert zueinander einzuschalten.
Schlumpf schrieb: > Weiterhin musst du beachten, ob der gewählte FPGA-Typ eine Sequenz beim > Einschalten benötigt, oder ob er es aushält, einfach alle Spannungen > ungesteuert zueinander einzuschalten. Kannnst du mir sagen, wie der entsprechende Topic im Datenblatt heisst?
Ob das im Datenblatt steht, weiss ich nicht. Vielleicht ist es auch ne App-Note. "Power-Up-Sequence" wäre so ein Stichwort nach dem man suchen kann. BTW: 10A kommen mir aber reichlich üppig vor. Wenn dein FPGA wirklich 10A braucht, dann ist die Auslegung der Versorgung dein kleinstes Problem.
Wie oben bereits erwähnt, kann man es nicht zu 100% pauschal beantworten. Bei LDOs entsteht in der Regel immer eine sehr hohe Verlustleistung, wenn die Spannungsdifferenz zwischen Eingang und Ausgang hoch, sowie der benötigte Strom hoch ist. LDOs würde ich bei einem Strom bis ca. 200-300mA verwenden. Darüber würde ich auf Schaltwandler ausweichen. Bevorzugung der LDOs beim FPGA eigentlich nur wegen der Komplexität. LDOs sind meistens einfacher im Layout und Dimensionierung. Aber mittlerweile gibt es auch schon fertige Schaltwandler mit integrierter Spule etc. Aber die Kosten eben... Bei FPGAs Gigabit Transceiver würde ich soweit es möglich ist immer LDOs verwenden, auch wenn man >300mA benötigt. Man kann sich dadurch einen haufen Ärger sparen. Wo ich dir auch einen LDO empfehlen würde ist die Versorgungsspannung deines Clock-Oszillator, bzw. aller deiner Bausteile für die Taktgenerierung. Hier wirkt sich eine unsaubere Spannung gerne mal in einen erhöten Jitter aus, und dadurch evtl. komischen Effekte im FPGA. Grüße
@ full well (realjey) >werden, welche für die CoreVoltage bis zu 6A-10A zur Verfügung stellen. Ein kleines bis mittleres FPGA braucht bei weitem nicht soviel. >1) Werden Schaltregler in den AppNotes nur wegen des besseren >Wirkungsgrades bevorzugt, Ja. >allerdings liefern die Schaltregler nur 4.5A-max. Reicht doch. >z.B. die 7V, 4V die von meinen Schaltreglern kommen mit LDO's Komische Spannungen. >runterbrechen um die 1.2V, 3.3V, 2.5V für den FPGA zu generieren oder >sollte ich für die CoreVoltage doch wieder einen Schaltregler verwenden. Für ein einfaches FPGA Board mit eher kleinen Strömen von 1-2A reichen LDOs, im professionellen Umfeld nimmt man lieber Schaltregler. Zumal es dafür heute sehr spezielle Lösungen gib, wo ein Regler 2-3 Spannungen parallel erzeugen kann.
Falk Brunner schrieb: >>z.B. die 7V, 4V die von meinen Schaltreglern kommen mit LDO's > > Komische Spannungen. Denke das hat ein Konzept. Wild geraten: 24 V -> Schaltregler -> 7 V -> LDO -> 5 V 24 V -> Schaltregler -> 4 V -> LDO -> 3,3 V
Die durch die Schaltfrequenz verursachten AC-Anteile sind beim FPGA überhaupt kein Problem, da die Ausgänge gegenüber der Power um wenigstens nochmal 20dB gedämpft sind - weil Stromtreiberausgänge. Eingangsseitig liegen eh Blockkondensatoren. Man muss eher anders heum denken: FPGAs ziehen sehr dynamisch Strom und der muss angeliefert werden. Ein Regler in der Nähe ist da besser, als Deine externe Platine. Auch ziehen FPGAs im Startvorgang enormenn Strom, sowie im Reset-State. Das muss der Regler abkönnen. Wenn der DAS kann, ist der Ac-Anteil überhaupt kein Problem, weil viel zu hochfrequent, als dass er relvant in den Chip käme. klassiche ripple-Betrachtungen wie in der Analogtechnik erübrigen sich bei FPGA, es sei denn, dessen Ausgänge bräuchten eine besondere analog Güte.
@ Weltbester FPGA-Pongo (Gast) >Deine externe Platine. Auch ziehen FPGAs im Startvorgang enormenn Strom, Die Zeiten sind lange vorbei. >sowie im Reset-State. Nö.
Falk Brunner schrieb: >>z.B. die 7V, 4V die von meinen Schaltreglern kommen mit LDO's > > Komische Spannungen. Das ist historisch bedingt, ist aber bisher defintiv einem Konzept gefolgt :) Wobei nur der 5V-Schaltregler bisher aufs Mainboard ging, die anderen Spannungen benötigte ich für Peltiers und das Sensorboard. HM, irgendwie bin ich nicht wirklich schlauer. Ich habe versch. Optionen: 1) Ich generiere VCCINT (1.2V) direkt auf der PWR-Platine, d.h. ich gehe mit meinen Schaltreglern von 24V auf 1.2V runter und habe 4.5A zur Verfügung. Die Leitungslänge zwischen der PWR-Platine und dem Mainboard sind 3cm, bis zum FPGA dann nochmal ca. 2cm, also 5cm. Desweiteren generiere ich z.B. mit einem 2. Schaltwandler z.B. 5V auf der PWR-Platine und setzte dann LDOs für die VCCIOs (2.5V, 3.3V) 2) Ich setze für VCCINT einen 2. Schaltwandler direkt auf das Mainboard, das würde bedeuten: 24V -> Schaltwandler (z.B. 10V) -> Schaltwandler (1.2V) Für die VCCIOs nehme ich auch 5V von der PWR-Platine und gehe mit LDO's runter auf die benötigten Spannungen. 3) Ich generiere ALLE benötigen FPGA-Spannungen aus Schaltreglern und nehme LDO's für die Oszillatoren, den µC und den PHY. Eventuell nochmal jemand Lust seinen Senf dazu zu geben? :)
:
Bearbeitet durch User
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.