Hallo liebe Platinen Bastler, :) ich habe mir die letzten Tage mal die neusten FPGA, ARM oder auch FPGA+ARM Boards etwas genauer angeschaut und auch die Features der verwendeten Chips/SoCs unter die Lupe genommen. Nun bin ich aber eigentlich Informatiker (kein E-Techniker) und etwas verwirrt hinsichtlich der Möglichkeiten von Hochfrequenz-Schaltungen. Soweit ich weiß gibt es strenge Regeln für das Routing von LVDS und bei bis zu 6GBit/s doch wohl erst recht. - Durchgehend gleicher Abstand der beiden Leiterbahnen - Durchgehend gleiche Breite der Leiterbahnen - usw... Allerdings habe ich mind. zwei Boards entdeckt, bei welchen die LVDS bzw. MGT Leitungen nicht auf einen speziellen Header wie VHDCI oder FMC/HSMC gerouted wurden, sondern auf einen ganz normalen 2.56mm Pin Header wie er ja gerne von Hobby Bastern verwendet wird. Ein Beispiel dafür wäre das Artix 7 XC7A200T FPGA Board von ZTEX, welches einen schönen fetten Artix 7 mit 4 x 6Gbit Tranceivern besitzt, deren Pins aber eben auf einen ganz normalen 2.56mm Header geroutet wurden: http://www.ztex.de/usb-fpga-2/usb-fpga-2.16.e.html Wie genau muss ich das jetzt interpretieren? Kann man die MGT schlicht und einfach nicht verwenden? (Zumal sie in der Board Beschreibung auch keine Erwähnung finden?) Oder sind die Regeln für derartige Hochfrequenz-Schaltungen doch nicht so streng wie ich dachte? Könnte man LVDS allgemein über einen 2.56mm Pin Header verwenden und falls ja, welche Frequenzen sind dann noch technisch möglich? Liebe Grüße, Iodun / Benjamin PS: Ich hoffe diese Frage ist im Platinen Forum richtig aufgehoben, denn FPGA oder HF würden natürlich ebenfalls zutreffen... ;)
Benjamin Beier schrieb: > Wie genau muss ich das jetzt interpretieren? Kann man die MGT schlicht > und einfach nicht verwenden? (Zumal sie in der Board Beschreibung auch > keine Erwähnung finden?) Richtig. Denn die sind einfach gar nicht angeschlossen auf dem Board soweit ich das sehen kann. Vermutlich um die Zahl der Layer zu reduzieren (und evtl. auf Impedanzkontrolle zu verzichten oder mit höherer Toleranz) um Kosten zu sparen und weil es mit den 2.54mm Steckern eh nicht funktionieren würde. Die Pinbelegung schaut auch eher suboptimal aus. Wieviel da genau drüber geht weiss ich nicht, hab ich nie mit sowas probiert.
Die TX und RX Pins hatte ich in den Schematics kontrolliert und die liegen auch auf einer der beiden Pin Leisten, aber ich vermute du meinst die MGT CLK, REF Pins usw., denn wie ich gerade bemerkt habe scheinen diese in der Tat gar nicht verdrahtet zu sein. :/ Das bedeutet dann wohl, dass die MGTs auf diesem schönen Board tatsächlich nicht verwendbar sind, aber es bleibt weiterhin meine Frage, welche Frequenzen über handelsübliche 2.56, 2.00 oder 1.27mm Pin Leisten wohl noch möglich wären... :)
:
Bearbeitet durch User
Es reicht auch ein kurzer Blick in http://www.ztex.de/downloads/usb-fpga-2.16-io_traces.txt um zu sehen, dass da keinerlei length-matching passiert ist.
Benjamin Beier schrieb: > Die TX und RX Pins hatte ich in den Schematics kontrolliert Keine Ahnung was für RX und TX Pins zu meinst, aber ich seh da gar nichts von den MGTs in dem Schaltplan bis auf die Versorgung (MGTAVCC / AVTT) die auf Masse gelegt ist (=deaktiviert). Also ist nix davon angeschlossen. Das wird vermutlich nur eine 6 Lagen Platine sein --> Da kann man gar nicht alle Pins rausführen selbst wenn man wollte. So grob geschätzt die Hälfte der I/Os von dem FPGA sind ja auch nicht angeschlossen. Ah ja, schau Dir mal die Fotos genau an - ich seh da auch nix von differentiellen Paaren. Nirgendwo :-) Da muss man halt Kompromisse eingehen wenn man so ein fettes FPGA auf einem Modul für 475 Euro anbieten kann - was ja für den Preis auch völlig OK ist.
skew schrieb: > Es reicht auch ein kurzer Blick in > http://www.ztex.de/downloads/usb-fpga-2.16-io_traces.txt um zu sehen, > dass da keinerlei length-matching passiert ist. Grendel schrieb: > Ah ja, schau Dir mal die Fotos genau an - ich seh da auch nix von > differentiellen Paaren. Nirgendwo :-) Ja, so leuchtet es wirklich ein, dass die MGTs nicht verwendbar sein können. Danke für eure Antworten :) Ich hatte auf Seite 72 des folgenden Dokuments geschaut und das mit den Schematics des Boards verglichen: http://www.xilinx.com/support/documentation/user_guides/ug475_7Series_Pkg_Pinout.pdf Grendel schrieb: > Keine Ahnung was für RX und TX Pins zu meinst, aber ich seh da gar > nichts von den MGTs in dem Schaltplan bis auf die Versorgung (MGTAVCC / > AVTT) die auf Masse gelegt ist (=deaktiviert). Wenn ich die Grafik auf Seite 72 richtig interpretiere, werden für die Tranceiver RX und TX Leitungen die Pins (A|B)4,6,8,10 und (C|D)5,7,9,11 verwendet, welche auf den Pin Leisten liegen, oder sehe ich das falsch? Ich nehme an die Verwendung als MGT Pins ist eine 'Dual-Functionality' und in diesem Fall kann man die Pins einfach nur als normale GPIOs verwenden?
Benjamin Beier schrieb: > Tranceiver RX und TX Leitungen die Pins (A|B)4,6,8,10 und (C|D)5,7,9,11 > verwendet, welche auf den Pin Leisten liegen, oder sehe ich das falsch? Das sind die Bezeichnungen der Pins von den Steckverbindern... nicht die vom FPGA. Und nein die MGTs können nicht als normale I/Os verwendet werden ;-)
Grendel schrieb: > Das sind die Bezeichnungen der Pins von den Steckverbindern... nicht die > vom FPGA. > Und nein die MGTs können nicht als normale I/Os verwendet werden Uhhh, da hab ich aber wirklich gefailt... sry :P
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.