Datei beschreiben innerhlab einer TB

Danke für die schnellen Antworten :-)

@Expert

Wie genau würde das aussehen? Ich habe noch einen Hauptprozess in dem 
die Stimuli stehen, da gibts auch am Ende ein wait (nach den vielen 
"wait for x ns" um die verschiedenen Stimuli zu triggern). Aber wie kann 
ich in diesen "Dummy"-Prozess der nur dafür da ist, damit die Fifo 
geleert wird (wäre im richtigen Design ein externer Pin), ein wait 
einbauen (sorry, habe noch nicht viel mit TBs gemacht)? Genauso weiß ich 
nicht, wie ich im Hauptprozess der die File-Objekte nicht kennt (oder 
doch?), das Ganze abfragen soll.

@Lattice User
Das Problem ist nicht, dass die falschen Daten geschrieben werden, 
sondern dass gar nichts in die Datei geschrieben wird. Von der Logik her 
möchte ich es genau so: den aktuellen Wert lesen (bzw. schreiben), bevor 
durch das Read mit der entsprechenden Verzögerung neue Daten am Ausgang 
der Fifo anliegen.

Richard Bruchthal schrieb:
> output.txt wird zwar erstellt, aber nichts reingeschrieben.
Kommst du tatsächlich an die Stelle mit writeline()?

Immer einen Blick wert:
http://www.stefanvhdl.com/vhdl/html/file_write.html

Expert schrieb:
> rein gefühlsmässig muss da noch ein wait rein, bis die Datan
> geschrieben
> sind und beim Hauptprozess einer, damit sichergestellt wird, dass
> gespeichert wird, bevor die Simu "weiterarbeitet".

Auch wenn da Expert steht, ist das kompletter Quatsch (mit oder ohne 
Soße).

Hallo nochmal,

wie es so ist, sind die Sachen an denen man lange hängt, entweder 
wirklich tricky oder einfach nur blöde. Ich konnte es zwar noch nicht 
verifizieren, aber ich glaube mein Problem gehört zur zweiten Kategorie 
(die Idee ist mir ganz klassisch im Halbschlaf gekommen). Ich habe 
zunächst das Dateizeugs eingebaut und als es nicht ging, erstmal so 
weitergemacht. Später mich dann nochmal rangesetzt und nach längerem 
rumprobieren den Thread eröffnet. Jetzt glaube ich aber, dass bei meinem 
letzten Testcase, also der vor dem erneuten ransetzen, die entsprechende 
Fifo gar nicht gefüllt wird. Somit hätte Lothar also recht.

Danke und sorry an alle :-/

Vielleicht ist das der gleich wie der "Weltbeste FPGA pongo" der hat 
auch immer mit gut getarntem Halbwissen um sich geworfen...

Ich habe einen schönen Prozess als Ausgangsvorlage für dich aus einer 
Testbench ausgeschnitten. Dieser Process schreibt die Datenpakete in ein 
Logfile. Das ist sicher genau was du suchst, bzw. einfach an dein FiFo 
Problem adaptierbar.

Bei deinem Code, wird das File mit jeder Taktflanke erneut geöffnet.

1

use std.textio.all;

2

3

....

4

5

    process(PHY_TX_CLK)

6

      file log             : text open write_mode is "ether_tx.txt";

7

      variable trace_line             : line;

8

      variable PHY_TX_EN_D1           : std_logic :='0';

9

      variable counter                 : natural := 0;

10

11

    begin

12

      if rising_edge (PHY_TX_CLK) then

13

          if PHY_TX_EN_D1='0' and PHY_TX_EN='1' then

14

            write (log, string'("    new Frame    "));

15

            counter:=0;                  

16

          end if;

17

18

          if PHY_TX_EN = '1' then

19

20

            write (trace_line, hstr(PHY_TXD));            

21

          end if;

22

23

          counter:=counter+1;

24

          if counter=8 then 

25

            counter:=0;

26

            writeline(log, trace_line);            

27

          end if;

28

29

          if PHY_TX_EN_D1='1' and PHY_TX_EN='0' then

30

            writeline(log, trace_line);                    

31

          end if;          

32

33

34

           PHY_TX_EN_D1:=PHY_TX_EN;

35

        end if;

36

37

38

    end process;