Warum sich Integer in der Entity bei diesem SRAM ?

[peter (Gast)]

Hallo, warum befinden sich die beiden Integer in der Entity::

write_address:  IN   integer RANGE 0 to 31;
read_address:   IN   integer RANGE 0 to 31;

Ich habe ja nicht so viele Schalter am DE-1 um die Adressen zu Testen.
Kann man die auch irgendwie als Signal in der "ARCHITECTURE rtl OF sram1 
IS" ansprechen um dieses SRAM zu beschreiben/lesen?

Danke.
Gruss

LIBRARY ieee;
USE ieee.std_logic_1164.ALL;

ENTITY sram1 IS
   PORT
   (
      clock: IN   std_logic;
      data:  IN   std_logic_vector (31 DOWNTO 0);
      write_address:  IN   integer RANGE 0 to 31;
      read_address:   IN   integer RANGE 0 to 31;
      we:    IN   std_logic;
      q:     OUT  std_logic_vector (31 DOWNTO 0)
   );
END sram1;

ARCHITECTURE rtl OF sram1 IS
   TYPE mem IS ARRAY(0 TO 31) OF std_logic_vector(31 DOWNTO 0);
   SIGNAL ram_block : mem;
   
BEGIN
  PROCESS (clock)
  BEGIN
    IF (clock'event AND clock = '1') THEN
      IF (we = '1') THEN
        ram_block(write_address) <= data;
      END IF;
      q <= ram_block(read_address);
    END IF;
   END PROCESS;
END rtl;

[Olga (Gast)]

peter schrieb:
> warum befinden sich die beiden Integer in der Entity

Weil das SRAM nunmal 2 Adressen als Eingang hat.

[peter (Gast)]

Jup danke.

Könnte man es auch so machen um es mal mit Switch zu testen :
write_address:  IN   integer RANGE 0 to 8;

So das die Anderen "IN" in der Luft hängen?
Bzw wie könnte man die anderen PIN mit einer Variablen setzen?


Danke.
Gruss

[Duke Scarring (Gast)]

peter schrieb:
> Könnte man es auch so machen um es mal mit Switch zu testen
Man testet schnelle digitale Logik mit einer Testbench.
Dasieht man viel mehr als mit einem Switch und 'ner LED.

Duke

[peter (Gast)]

Mit Testen meinte ich , mit den Schaltern und RAM spielen.
Ist mein Hobby, ich brauche dieses FPGA nicht zum Beruf und auch nicht 
um Geld zu verdienen, ich bekomme genug Pension.

--------------------------------------
Man testet schnelle digitale Logik mit einer Testbench.
Dasieht man viel mehr als mit einem Switch und 'ner LED.
--------------------------------------

GRuss

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

peter schrieb:
> --------------------------------------
Man zitiert hier im Forum mit einem > am Zeilenanfang. Dafür gibts dann 
kostenlos die Farbe:
> ein Zitat
Bei zwei > und drei > wirds dann bunter:
>> Zwei
>>> Drei

[Duke Scarring (Gast)]

peter schrieb:
> Mit Testen meinte ich , mit den Schaltern und RAM spielen.
Mit Testbench meine ich: mehr persönliches Aha und weniger nervige 
Fragen im Forum.

Duke

[Fpgakuechle K. (Gast)]

peter schrieb:

> Könnte man es auch so machen um es mal mit Switch zu testen :
> write_address:  IN   integer RANGE 0 to 8;
>
> So das die Anderen "IN" in der Luft hängen?
> Bzw wie könnte man die anderen PIN mit einer Variablen setzen?


Besser
 write_address:  IN   integer RANGE 0 to 7;

da nur 3 bit

Statt luft hängen lassen (was bei Eingängen eh nicht geht) in der Port 
map einen festen Wert zuweisen. Bspw.:

-..
read_adr => 0;

Falls du statt Simu lieber in echt sehen willst was passiert, wäre ein 
FPGA-interner Logicanalyzer wie dort: 
http://www.mikrocontroller.net/articles/Durchblicker was für Dich.

MfG,

[peter (Gast)]

Jup danke für den Hinweis.

GRuss