Andi F. schrieb:
> vollen Abtastfrequenz des FPGAs
Was ist die volle Abtastfrequenz des FPGAs? In Verbindung mit FPGAs
fallen mir ein
- Taktfrequenz, also die Frequenz mit der die FF getaktet werden, sie
ist maßgeblich für das Timing Closure
- Abtastfrequenz von Signalen, die im FPGA verarbeitet werden.
Ich nehme mal an, du meinst letztere. Wenn du die Abtastfrequenz eines
Signals änderst, musst du auch die Filter-Koeffizienten anpassen
- die I-Koeffizienten (die im Nenner) werden kleiner (wandern gegen
Null) bei steigender Abtastfrequenz, du brauchst mehr Nachkommastellen,
die du nicht hast und dadurch an Genauigkeit verlierst. Weiterhin
ergeben sich aus den Nenner-Koeffizienten die Nullstellen und die haben
die unangenehme Eigenschaft, durch Runden nach außen zu wandern.
- die D-Koeffizienten werden größer mit zunehmender Abtastfrequenz
(wandern gegen 1), hier brauchst du auch mehr Nachkommastellen
D.h. mit jeder Verdopplung der Abtastfrequenz brauchst du ein Bit
Auflösung bei den Koeffizienten mehr. Aber mit jeder Vervierfachung der
Abtastfrequenz verlierst du ein Bit bei deinem Signal.
Ich gehe mal davon aus, dass du die Koeffizienten-Werte angepasst hast,
hast du die Koeffizienten länger gemacht? Vergleiche mal Nullstellen,
die sich aus den die Festkomma-Werten des alten und neuen Nenners
ergeben.
Warum hast du die Taktfrequenz des FPGAs erhöht? Never touch a running
system!
Tom
