Digitalwandler: Separater clk Ausgang oder clk Eingang "herumführen"

DigiBastler Gast #3658621
Lesenswert?
• ▲
▼ 
Guten Tag. Ich habe eine Frage zum "richtigen" Einsatz von A/D-Wandlern. 
Möchte ich die Daten die ein A/D-Wandler (12 Bits, > 60 Msps) ausgibt in 
einem DSP oder FPGA weiterverarbeiten gibt es mehrere Möglichkeiten zur 
Anbindung des Wandlers an dem Signalprozessor:

(a) Man kann die clk, die den A/D-Wandler taktet "um dem Wandler herum" 
legen und zum Signalprozessor führen. Der Takt ist demnach so zu 
verzögern, dass die durch den Wandler entstehende Verzögerung 
ausgleicht. Damit kommen die Daten mit dem Verzögerten, herumgeführten 
Eingangstakt im Signalprozessor an.

(b) oder man nutzt einen A/D-Wandler mit clk-Eingang und einem 
clk-Ausgang. Dieser kann dann direkt als Signalprozessortakt zum 
Einlesen den Bits dienen.

Jetzt habe ich gelesen, dass aufgrund des clk-jitters die Genauigkeit 
beim in (b) beschriebenen Verfahren leiden kann. Gibt es zu dem Thema 
noch irgendwelche spezielle Literatur, Vor- Nachteile, wann nutzt man 
besser (a), wann (b)? Ich denke bei (a) kann man mehr falsch machen ?! 
Gerade, wenn man mehrere A/D-Wandler synchron in Prozessor einlesen 
möchte. Was ist das eure Meinung ?
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Lukas K. #3659753
Lesenswert?
• ▲
▼ 
DigiBastler schrieb:
> Bzw. was ist für eine Lösung zu bevorzugen ?

Um das Phasenrauschen der PLLs in DSPs und FPGAs ist es in der Tat meist 
nicht allzugut bestellt. In besseren DSOs findet man daher auch im 
Umfeld der ADCs eine PLL, die den Sampletakt erzeugt.

Wenn ich mich jetzt nicht verrechnet habe, brauchst du um die vollen 
12bit deines ADCs bei 60MSa/s voll auszuschöpfen einen Takt mit einem 
Jitter von <2.6ps
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Bitflüsterer Gast #3659755
Lesenswert?
• ▲
▼ 
Ich bezweifle zwar, dass ich Dir helfen kann, aber Deine Frage macht 
mich neugierig. Ich verstehe sie nämlich überhaupt nicht - kann nicht 
erkennen was eigentlich das Problem ist.

Vielleicht könntest Du mal zwei Skizzen machen und auch zwei AD-Wandler 
nennen, die Du theoretisch für die beiden Lösungen benutzen könntest. 
Und auch ein Timing-Diagramm in dem Du das Problem illustrierst.

Aber wiegesagt: Es mag sein, das ein anderer auf Anhieb versteht, worum 
es geht und solche Skizzen unnötig sind. Ich bin gespannt.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren