Casten.Convertion.

[peter (Gast)]

Hallo, guten Tag.
Ich möchte ein Integervaribale in ein std_logic_vector umwandeln.
Geht das nur über eine Convertion mit value_u wie unten oder gibt es 
eine andere Möglichkeit.

Danke.
Gruss

library IEEE; 
use IEEE.STD_LOGIC_1164.ALL; 
use IEEE.NUMERIC_STD.ALL; 

entity conv is
  port(
    clk    : in  std_logic;
    led_g  : out std_logic_vector(7 downto 0)
    );
end conv;

architecture behave of conv is

signal value_u : unsigned(7 downto 0);

begin
 
  process(clk)  
  variable value_i : integer range 0 to 255 := 129;
  
  begin
  if rising_edge(clk)  then
    value_u <= to_unsigned(value_i,value_u'length);
    led_g <= std_logic_vector(value_u);
  end if;
  end process;

end behave;

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

peter schrieb:
> Geht das nur über eine Convertion mit value_u wie unten oder gibt es
> eine andere Möglichkeit.
Du kannst die Funktion to_unsigned() und den Cast std_logic_vector() 
schachteln:

    led_g <= std_logic_vector(to_unsigned(value_i,value_u'length));

Du hättest dir übrigens mit diesem Konstrukt einen Takt Latency 
eingefangen:

  if rising_edge(clk)  then
    value_u <= to_unsigned(value_i,value_u'length);
    led_g <= std_logic_vector(value_u);
  end if;

Denn GENAU das value_u hier wäre der ideale (und eigentlich auch 
einzige) Fall für eine Variable...

[peter (Gast)]

Jup danke.

Gruss