SR-Flip Flop Verständnisfrage

[t001 (Gast)]

Hallo,

Ich versuche gerade Taktflankengesteuerte Flip-Flops zu verstehen.

Wenn Takt, J und K 0 sind muss das Ergebnis Q doch immer 0 sein? Aber so 
wie es für mich aussieht wechselt dieser ständig zwischen 0 und 1. Wieso 
das?

[10101 (Gast)]

J=0, K=0 -> keine Änderung am Ausgang
wegen der AND-gates am Eingang

J=1, K=1 -> FF toggelt mit jedem Takt.


s. Definition JK-FlipFlop

[t001 (Gast)]

10101 schrieb:
> J=0, K=0 -> keine Änderung am Ausgang
> wegen der AND-gates am Eingang
>
> J=1, K=1 -> FF toggelt mit jedem Takt.
>
> s. Definition JK-FlipFlop

Das weiß ich. Deshalb wundert es mich, dass wenn J=0, K=0 und CLK=0 das 
Ergebnis ständig zwischen 0 und 1 wechselt.

[10101 (Gast)]

mich dann auch.
Es sind AND-gates am Eingang,
wie soll sich da am Ausgang etwas ändern, wenn einer der
Eingäne (J bzw. K) 0 ist?
Wass CP dann macht oder wie die Ausgänge sind ist dann
völlig egal.

[Mike (Gast)]

t001 schrieb:
> Das weiß ich. Deshalb wundert es mich, dass wenn J=0, K=0 und CLK=0 das
> Ergebnis ständig zwischen 0 und 1 wechselt.

Dann stimmt mit deiner Schaltung irgendetwas nicht.

[San L. (zwillingsfreunde)]

Mike schrieb:
> Dann stimmt mit deiner Schaltung irgendetwas nicht.

Bin mir nichtmehr ganz sicher, aber sind am Eingang eines JK nicht NAND 
Gatter? Bzw. fehlt da nicht eine Zwischenstufe mit einem NAND Gatter?

[Achim S. (Gast)]

t001 schrieb:
> Das weiß ich. Deshalb wundert es mich, dass wenn J=0, K=0 und CLK=0 das
> Ergebnis ständig zwischen 0 und 1 wechselt.

tut es nicht. Die Gatter rechts sind NOR, und du hast deren Verhalten 
falsch durchgerechnet. Geh einfach mal von einer Ausgangskonfiguration 
aus (z.B. 1,0) und du wirst sehen, dass diese stabil erhalten bleibt.

[Matthias L. (Gast)]

>Taktflankengesteuerte Flip-Flop.


Unabhängig deines Problems ist es aber kein FLANKEN-gesteuertes 
FlipFlop.
Der Eingang heisst ja auch zurecht nicht C (clock), sondern CP.

Das ist ein Zustandsgesteuertes FF.

[Harald W. (wilhelms)]

t001 schrieb:

> SR-Flip Flop Verständnisfrage

Was verstehst Du unter "SR"? Das ist eigentlich eine für Flipflops
unübliche Bezeichnung. Gezeichnet hast Du ein JK-Flipflop. Wenn
Du ein T-Flipflop (Takt- oder Toggle-) brauchst, musst Du ein sog.
MS-Flipflop nehmen (Master-Slave-). Das kann man allein aus Gattern
nicht aufbauen.
Gruss
Harald

[Max H. (hartl192)]

Harald Wilhelms schrieb:
> musst Du ein sog.
> MS-Flipflop nehmen (Master-Slave-). Das kann man allein aus Gattern
> nicht aufbauen.
Natürlich kann man das auch aus Gattern aufbauen, man benötigt aber ein 
paar mehr als für ein Latch (Zustandsgesteuert).
http://www.electronics-tutorials.ws/sequential/seq14.gif

[Harald W. (wilhelms)]

Max H. schrieb:

> Harald Wilhelms schrieb:
>> musst Du ein sog.
>> MS-Flipflop nehmen (Master-Slave-). Das kann man allein aus Gattern
>> nicht aufbauen.
> Natürlich kann man das auch aus Gattern aufbauen, man benötigt aber ein
> paar mehr als für ein Latch (Zustandsgesteuert).

Ich meinte damit: "aus käuflichen Einzelgattern". Zum Aufbau eines
MS-Flipflops braucht man spezielle Gatter mit genauer definierten
Schaltschwellen, die man einzeln so nicht kaufen kann. Ersatzweise
kann man allerdings eine Zeitverzögerung mit einem RC-Glied verwenden.
Gruss
Harald

[Max H. (hartl192)]

Ich glaube ich habe den Denkfehler gefunden. An den blau eingekreisten 
Punkten liegt an der gleichen Leitung zwei Mal '0' und einmal '1' an...

Nachtrag: Ich habe mal die Pegel an den Eingängen korrigiert. Jetzt 
wirst du sehen, wie die Ausgänge stabil bleiben...