Hi! Ich hab ne Frage zum sog. "Flash-Converter". Uref gibt imm die max. Eingangsspannung Ux an. Und Uref/2^n ergibt halt die Stufenbreite der Quantisierungskennlinie, wobei n die anzahl der Bits ist. Und dadurch, dass man unten 0,5*R macht und oben 1,5R schiebt man die Quantisierungskennlinie nach links, sodass der Quantisierungsfehler nur mehr +-deltaU/2 bzw. +-Ulsb/2 ist.(siehe Bild links) Funktion des Flash-Converters: Wenn am Plus-Eingang des Komperators eine größere Spannung wie am Minus-Eingang anliegt, dann wird ein HIGH ausgegeben. Am Plus-Eingang wird das Eingangssignal angelegt und am Minuseingang liegen die einzelnen Referenzspannungen an, also im Prinzip immer die Spannung am Ende einer Quantisierungsstufe. (0V bis 0,625V -> 0,625V bis 1,875V etc.) Bsp dazu: Wenn die Eingangsspannung Ux kleiner als 0,625V ist, dann gibt K1 ein LOW aus und somit auch alle anderen Komperatoren. Wenn aber Ux zwischen 0,625V und 1,874V(nicht 1,875!) ist, dann gibt nur K1 HIGH aus, der Rest LOW. Wenn nun Ux zwischen 1,875V und 2,4V(nicht 2,5V) ist dann geben K1, K2 HIGH aus und der Rest ein LOW. Und das geht immer so nach oben weiter, wenn Ux=10V, dann sind alle Komperatoren HIGH. Habe ich das bisher so richtig verstanden? Bitte verbessert meine falschen Aussagen! Nun zu meiner Frage: Ich verstehe das Prinzip dahinter nicht. Die Ausgabe hinter den Komperatoren ist doch keine Dualzahl. Was repräsentiert diese Zahle genau dann? Ich verstehe das Prinzip nicht so ganz. Kann mir das jemand erklären bitte? mfg adc_newbie
Angehängte Dateien:
-
parallelumsetzer.png
31 KB
adc_newbie schrieb: > Was repräsentiert diese Zahle genau dann? Das ist keine Zahl, sondern nur Zustände. Erst die Kodierlogik wandelt diese Zustände in binäre Zahlen um. P.S.: Es heißt Komparator - ohne e.
Danke dir! Andere Frage: Wenn Ux=1,875V beim K2 anliegt, dann ist K2=LOW, richtig? Also Ux muss GRÖßer sein als die zugehörige Refernzspannung, dass der Komparator HIGH ausgeben kann, richtig? Teilfrage: Also gehört 0.625V, 1.875V, 2.5V usw. immer zur untersten Stufe? Christian L. schrieb: > Das ist keine Zahl, sondern nur Zustände. Erst die Kodierlogik wandelt > diese Zustände in binäre Zahlen um. Hmm und was genau repräsentieren dann diese Zustände? Für mich haben sie keine Aussagekraft. Oder ist folgendermaßen gemeint?: Angenommen Ux=2V 1234567 (--> repräsentiert die Komparatoren) 1100000 (--> repräsentiert die Zustände HIGH/LOW) Also muss ich für jeden Spannungsbereich(von 0V bis 0.625V, von 0.625V bis 1.875V) eine bestimmte Gatterkombination machen. Also die Dekodierlogik schaut sich die Zustände an(in unseren Bsp: 1100000) und gibt dann die zugehörige Digitalzahl(in unserem Bsp wäre das b010) an. Hab ich das Prinzip richtig verstanden? > P.S.: Es heißt Komparator - ohne e. Ahh, danke^^.
adc_newbie schrieb: > Hab ich das Prinzip richtig verstanden? Ja, bei einer Komparatorkette mit 8 Ausgängen brauchst du dafür z.B. einen "8 to 3 encoder", nur um ein Stichwort für die Suchmaschine deiner Wahl zu liefern.
Angehängte Dateien:
-
sar.png
18 KB
Danke. Kann man einem SAR-ADC auch den Quantisierungsfehler auf +-Ulsb/2 reduzieren? Ich sehe nämlich im angehangten Bild keine Möglichkeit. Folgende Fragen auch noch beantworten bitte(bezogen auf Flash-Converter) adc_newbie schrieb: > Andere Frage: > Wenn Ux=1,875V beim K2 anliegt, dann ist K2=LOW, richtig? Also Ux muss > GRÖßer sein als die zugehörige Refernzspannung, dass der Komparator HIGH > ausgeben kann, richtig? > > Teilfrage: Also gehört 0.625V, 1.875V, 2.5V usw. immer zur untersten > Stufe?
adc_newbie schrieb: > Ich sehe nämlich im angehangten Bild keine Möglichkeit. Warum nicht? Was passiert, wenn man bei Eingangsspannung oder DA-Ausgang einen Offset von 1/2 LSB hinzufügt. Das macht man bei jeder normalen Rundung zur Abbildung von Reellen Zahlen auf Ganzzahlen.
Mike schrieb: > Warum nicht? Was passiert, wenn man bei Eingangsspannung oder DA-Ausgang > einen Offset von 1/2 LSB hinzufügt. > Das macht man bei jeder normalen Rundung zur Abbildung von Reellen > Zahlen auf Ganzzahlen. Hm. Wie soll das funktionieren? Angenommen Uref = 10V --> deltaU = 10V/2^3 = 1,25V Stufenbreite. U_lsb = 1,25V Und Ulsb/2 wäre ja 0,625V. Wenn unser Ux=0V ist und da willst du 0,625V dazu addieren? Welche Auswirkung hat das?
adc_newbie schrieb: > Welche Auswirkung hat das? Das die Stufenkanten vom Nennwert der Bitstufen auf die Mitte zwischen zwei Bitstufen rutschen. Mal dir das einfach mal auf und dann verschiebe die Wandlerkurve um 1/2 U_lsb
Also die im Anhang befindliche Kurve mit den Y-Achsen-Beschriftungen um U_lsb/2 nach unten verschieben? Sodass statt 0V 0,625V da steht und die andere Beschriftung passt dann eh(auf der Y-Achse), richtig?
Warum? Schau auf das Schieberegister. Ein takt für das setzten des FlipFlops und der nächste Takt für das Resetten(falls man muss) und der nächste Takt setzt dann das nächste FlipFlop usw. Aber mir gehts um dieses Ulsb/2. habe ich das richtig verstanden?
Ja, aber das Schieberegister auf meinen Bild, kann ja nicht um 2 stellen weitergehen pro Takt, oder doch?
Mit deinem 2Takte/bit SAR wirst du keinen Preis bekommen. Seit 40 Jahren schaffen das alle mit einem Takt/Bit. Der Trick ist, dass das gesetzte Bit in dem Moment in dem nächste Bit gestzt wird je nach Ergebnis des Vergleichs auf 1 bleibt oder zurückgesetzt wird.
ahh ok danke dir. Mike schrieb: > Das die Stufenkanten vom Nennwert der Bitstufen auf die Mitte zwischen > zwei Bitstufen rutschen. Mal dir das einfach mal auf und dann verschiebe > die Wandlerkurve um 1/2 U_lsb adc_newbie schrieb: > Also die im Anhang befindliche Kurve mit den Y-Achsen-Beschriftungen um > U_lsb/2 nach unten verschieben? > > Sodass statt 0V 0,625V da steht und die andere Beschriftung passt dann > eh(auf der Y-Achse), richtig? Kann mir wer bitte sagen, ob das stimmt?
Der Quantisierungsfehler hat mit dem Wandlerverfahren nichts zu tun und beträgt bei jedem Analog-Digital-Umsetzer (ADU) 1 LSB. Was den Quantisierungsfehler beeinflußt ist somit die Auflösung bzw. Bittiefe des Wandlers. Ein 16 Bit Wandler hat einen kleineren Quantisierungsfehler als ein 12 Bit Wandler, weil das kleinste Bit eben eine kleinere Spannung betrifft. Das zweite was den absoluten, aber nicht relativen Quantisierungsfehler beeinflußt ist der Spannungshub des Wandlers.
Frank schrieb: > Der Quantisierungsfehler hat mit dem Wandlerverfahren nichts zu tun und > beträgt bei jedem Analog-Digital-Umsetzer (ADU) 1 LSB. Das ist etwas übertrieben. Der Quantisierungsfehler liegt immer im Intervall
1 | -1/2 LSB < error_Q <= +1/2 LSB |
http://de.wikipedia.org/wiki/Quantisierungsfehler
Angehängte Dateien:
-
sar_vorgang.png
10 KB
Schaut im Anhang den Wandlungsvorgang an bitte. Kann man da diese so Umzeichnen, dass wir nur +-U_lsb/2(0,625V) als Quantisierungsfehler haben?
markus schrieb: > Kann man da diese so Umzeichnen, dass wir nur +-U_lsb/2(0,625V) als > Quantisierungsfehler haben? Ja, dazu muss man sich nur mal die Übertragungsfunktion des Wandler und den zugehörigen Fehler vernünftig aufzeichnen.
Hmm bei einem Offsetfehler ist doch auch die Quantisierungskennlinie verschoben und man addiert/subtrahiert hier einen Wert, sodass sich das aufhebt. Wir wollen ja die Quantisierungskennlinie um 0,625V nach links verschieben. Muss ich da bei Ux + 0,625V rechnen oder - 0,625V? Ich versteh es nicht der Bereich für b000 soll von 0V bis 0,625V sein. Der bereich für b001 soll von 0,625V sein bis 1,875V. Der Bereich für b010 soll von 1,875V bis 2,5V sein etc., dann hat man ja QF=+-U_lsb/2 --> Wenn man 0,625V immer bei Ux subtrahiert, dann hat man b000 zwischen -0,625V und +0,625V und dann b001 bei 0,625V bis 1,875V. Habe ich recht, mike?
Mike schrieb: > Das ist etwas übertrieben. > > Der Quantisierungsfehler liegt immer im Intervall > -1/2 LSB < error_Q <= +1/2 LSB > http://de.wikipedia.org/wiki/Quantisierungsfehler Dann bitte zitiere aber auch korrekt: >Bei einer gleichförmigen Quantisierungskennlinie mit Intervallbreite Delta liegt >der Quantisierungsfehler mit Runden auf die nächstgelegene Quantisierungsstufe >immer zwischen Bei einer nichtgleichförmigen Kennlinie kann der Fehler auch 1 LSB groß sein. Das wäre z.B. der Fall, wenn der untere Widerstand des ADCs aus dem Eingangspost genauso groß wäre, wie die anderen Widerstände. Und bei logarithmischen Kennlinien ergeben sich sogar ganz andere Größenordnungen.
:
Bearbeitet durch User
Mike schrieb: > Der Quantisierungsfehler liegt immer im Intervall > -1/2 LSB < error_Q <= +1/2 LSB Was 1 LSB ist. Gruß Jobst
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.