Erstmal vielen Dank für eure Antworten! :)
Ich bin inzwischen einen Schritt weiter, d.h. bei einer anderen, etwas
komplexeren Bandgap-Schaltung und versuche deren Funktion
nachzuvollziehen. Damit ich mit meinen Erklärungsansätzen nicht völlig
falsch liege, möcht ich euch mal drüberschauen lassen (bin in Sachen
Schaltungstechnik leider nicht so bewandert) ;)
Im Anhang befindet sich die Schaltung, neben den einzelnen Transistoren
steht jeweils die Transistorgröße in roter Schrift (ich habe die
Schaltung aus dem IEEE-Paper: "Design of a Bandgap Reference with a Wide
Supply Voltage Range"). An den Stellen wo keine Transistorgröße steht,
ist keine explizite Angabe vorhanden.
Über den Widerstand R1 wird der Strom in diesem Zweig eingestellt. Die
PMOS-Transistoren M1, M2, M3 bilden einen Stromspiegel, der die Ströme
in den jeweiligen Zweigen aufgrund der unterschiedlichen
Transistorgrößen wie folgt einstellt:
I_M2 = I_M3 = A*I_M1, d.h. der zuvor über R1 festgelegte Strom wird mit
dem Faktor A verstärkt.
Die Masche aus den NPN-Transistoren QA1, QA2 sowie den Widerständen R2
und R3 liefert folgende Gleichung:
R3*I_M4 + A*I_M1*(R3-R2) = V_T*ln(m) (dabei ist V_T die
Temperaturspannung und m das Größenverhältnis der Bipolartransistoren)
Mit R2 = R3 folgt:
I_M4 = (V_T*ln(m))/R3
Dieser Strom wird über den Stromspiegel aus M4 und M5 (verstärkt)
gespiegelt und man bekommt für die Referenzspannung V_REF:
V_REF = V_BE_QA4 + B*(R5*V_T*ln(m))/R3
Soweit, so gut. Ich habe allerdings Probleme beim Verständnis der
Funktion der Transistoren M7 und QA3. Im Paper wird beschrieben, dass
sie eine "feedback loop" bilden, um die Transistoren QA1 und QA2 im
"forward active" Bereich zu halten.
Es wird dann der Fall einer steigenden Versorgungsspannung V_IN
durchgegangen. Ich beschreibe jetzt die einzelnen Schritte; in den
Klammern steht jeweils mein Erklärungsversuch dazu:
1. Die Spannung über den Widerständen R2 und R3 steigt (da der Strom
durch beide Widerstände steigt, oder?)
2. Die Gate-Spannung von M7 steigt (warum kann man davon ausgehen?)
3. Der Strom durch M7 und QA3 steigt (da Gate-Spannung von M7 gestiegen
ist, d.h. der NMOS mehr "aufmacht")
4. Dieser steigende Strom erhöht die Basis-Spannung von QA3, QA2, QA1
(da die drei Transistoren einen Stromspiegel bilden und es gilt V_BE ~
exp(I_C))
Sind meine Erklärungen soweit korrekt? Und wenn ja, welchen Sinn hat es,
bei steigender Versorgungsspannung, die Basis-Spannungen von QA1 und QA2
zu erhöhen?
Vielen Dank schonmal! :)