Hallo zusammen, unter ISE gab es immer die Möglichkeit das Grundgerüst einer Testbench aus dem vorhandenen VHDL Design zu generieren, so dass man automatisch ein File mit einer UUT/DUT und einem Taktprozess hatte... Wo geht das in Vivado? Muss man da wirklich alles selber händisch eintippen und zusammenkopieren? So habe ich das jetzt mal gemacht (funktioniert auch), aber das muss doch auch automatisiert gehen? Vielleicht war ich auch nur auf einem Auge blind und habe die Funktion nicht gefunden?! ;-) Danke und Gruß, micro
Re: Wie erstelle ich unter Vivado automatisiert das Grundgerüst einer Testbench? Geht das überhaupt?
Nein, das geht nicht. Du musst es händisch machen oder selbst automatisieren.
Re: Wie erstelle ich unter Vivado automatisiert das Grundgerüst einer Testbench? Geht das überhaupt?
Mit dem VHDL Plugin für Notepad++ kann man sich wenigstens die Instanziierung automatisch einfügen lassen. Ansonsten wurde das einfach mal weggelassen.
Re: Wie erstelle ich unter Vivado automatisiert das Grundgerüst einer Testbench? Geht das überhaupt?
Man könnte da munkeln, dass ja sowieso niemand freiwillig den schrecklichen Editor in Vivado verwendet. ;)
Re: Wie erstelle ich unter Vivado automatisiert das Grundgerüst einer Testbench? Geht das überhaupt?
Wer nutzt schon Testbenches? LED und Hochgeschwindigkeitskamera sind das Mittel der Wahl!
Re: Wie erstelle ich unter Vivado automatisiert das Grundgerüst einer Testbench? Geht das überhaupt?
hm ok - Vivado scheint irgendwie noch nicht so richtig fertig programmiert zu sein - habe ich mittlerweile den Eindruck ^^ Soviele komische Bugs, Unzulänglichkeiten und Merkwürdigkeiten... Aber was soll man machen... ;-)
Re: Wie erstelle ich unter Vivado automatisiert das Grundgerüst einer Testbench? Geht das überhaupt?
greg schrieb: > Man könnte da munkeln, dass ja sowieso niemand freiwillig den > schrecklichen Editor in Vivado verwendet. ;) Muss man ja auch in ISE nicht. Auch da hab ich den NP++ drin, und die automatische Erstellung der TB klappt meistens gut. micro schrieb: > hm ok - Vivado scheint irgendwie noch nicht so richtig fertig > programmiert zu sein - habe ich mittlerweile den Eindruck ^^ > > Soviele komische Bugs, Unzulänglichkeiten und Merkwürdigkeiten... Aber > was soll man machen... Xilinx Software und fertig? Die ist doch höchstens im Beta-Stadium. Ich glaube sobald der Compiler durchkommt, wird das einfach rausgegben. "It compiles! Let´s ship it!" Software Tests oder gar Usability Tests haben die noch nie gehört. Ebensowenig wie Versionskontrolle.
Re: Wie erstelle ich unter Vivado automatisiert das Grundgerüst einer Testbench? Geht das überhaupt?
hm - im Prinzip ja echt schade, zumal Xilinx Produkte ja sonst gar nicht schlecht sind...
Re: Wie erstelle ich unter Vivado automatisiert das Grundgerüst einer Testbench? Geht das überhaupt?
Wie ist dann da Altera von der Benutzbarkeit? Also ich verwende ISE und bin naja ... es funktioniert ist aber irre langsam und verwendet nur einen CPU Kern, der Editor könnte auch besser sein. Ist da Quartus "besser"?
Re: Wie erstelle ich unter Vivado automatisiert das Grundgerüst einer Testbench? Geht das überhaupt?
Vergleich ISE / Quartus habe ich jetzt nicht, aber die kostenlose Web Edition von Quartus verwendet auch nur einen CPU-Kern. Nur die Vollversion kann mehr.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.