Problem mit VCCAUX und Bankzuweisung

[Paul B. (Gast)]

Ich verwende einen S6 und habe nur 3.3V chips angeschlossen.
Brauche ich nun auch die VCCAUX 2.5V? - Nach meinem Verständnis, müsste 
ich die auf 3.3V legen können.

Ich habe das im UCF nun getan und stelle fest, dass er die Signale, die 
zuvor allesamt auf LVCMOS33 constrained waren, nicht mehr in die Bank 
packen kann.

Wenn ich das constraint entferne und nur die location beibehalte, baut 
er mir das Design wie gewünscht, legt aber für diese Bank 2.5V* fest! 
Warum ist das so?

Wo ist der Sinn?

Wie kann ich diese Voreinstellung ändern? Bzw was kann ich als 
IOSTANDARD für die benötigten Pins angeben, um sie mit 3.3V betreiben zu 
können?

Oder wäre es besser, doch bei 2.5V zu bleiben?

[Paul B. (Gast)]

Noch einige Details:

Es handelt sich um Bank 2. Dort sind fast nur outputs. Lediglich 2 
Inputs Pins werden verwendet.
Der eine Input-Pin wird ebenfalls auf 2.5 V gesetzt während der andere, 
ein CLOCK-Eingang wie constrained wurde, auf LVCMOS3.3 verbleibt. (???)

Allle anderen Pins habe ich diesbezüglich entspannt und diese werden wie 
gesagt auf LVCMOS2.5 gesetzt. Was bedeutet hierbei das Sternchen, wäre 
noch eine Frage.

Die anderen Banken haben keine Probleme. Alle IOs, Inputs und Outputs 
liegen im UCF auf 3.3 und es wird angenommen.

[Christian R. (supachris)]

Auch VCCAUX darf beim Spartan 6 3,3V sein. Du musst das dann im UCF aber 
angeben:

CONFIG VCCAUX  = 3.3;

[Pongo unterwegs (Gast)]

Christian R. schrieb:
> CONFIG VCCAUX  = 3.3;

Wenn ich dies heranziehe:

Frank Petelka schrieb:
> Ich habe das im UCF nun getan
ist dies schon erfolgt.

Wenn es trotzdem nicht geht, versucht der Mapper offenbar, irgendein 
Signal zu verlegen, das nicht 3,3V ist.

Die Voreinstellungen hängen mit dem Chip zusammen, von da holt er sich 
das. Gfs hast Du ein Signal nicht ausdrücklich auf 3,3V gelegt und dies 
behindert das umwidmen der gesamten Bank.

[Paul B. (Gast)]

Tatsächlich war das das Problen. Ein neues Signal hatte zwar ein 
LOC-constraint, nicht aber ein LVCMOS33 constraint.
Das hat er dann als 2,5V angenoommen.

Gibt es eine Möglichkeit, diesen Defaultwert irgendwo für das Design 
einzustellen oder ist es wirklich an den Chip gebunden. (Glaube ich 
eigentlich nicht)

[Christian R. (supachris)]

Frank Petelka schrieb:
> Gibt es eine Möglichkeit, diesen Defaultwert irgendwo für das Design
> einzustellen oder ist es wirklich an den Chip gebunden. (Glaube ich
> eigentlich nicht)

Hab ich auch noch nicht gefunden, hängt am Chip. Beim Artix 7 steht das 
auf 1,8V.
Wenn du ausschließlich LVCMOS33 hast, kannst du das sicher auch über 
Wildcard im ucf setzen.

[Paul B. (Gast)]

ok, habe es jetzt einfach überall nochmal eingetragen.