STM32F4 + Timer 3 + DMA1 schreibt nicht ins ODR => TEIF

[Ben H. (Firma: Student) (benhogan)]

Moin, Leute!

Ich möchte mit dem folgenden Code durch den Timer 3 den Speicherinhalt 
aus LED_PIN_SET[10] in das OutputDatenRegister (ODR) von GPIO Port E 
schreiben.

Einfach, schon tausend mal gelesen ... möchte man glauben...

#include "stm32f4xx.h"
#include "stm32f4xx_tim.h"
#include "stm32f4xx_dma.h"

// togglet Pin 5 bei jedem CC4 Event
uint16_t LED_PIN_SET[10] = { GPIO_Pin_5, 0x0000,
                             GPIO_Pin_5, 0x0000,
                             GPIO_Pin_5, 0x0000,
                             GPIO_Pin_5, 0x0000,
                             GPIO_Pin_5, 0x0000 };


void TIM3_Config()
{
  TIM_TimeBaseInitTypeDef    TIM_TimeBaseStructure;

  DMA_InitTypeDef       DMA_InitStructure;

  RCC_APB1PeriphClockCmd(RCC_APB1Periph_TIM3, ENABLE);
  RCC_AHB1PeriphClockCmd(RCC_AHB1Periph_DMA1, ENABLE);

  TIM_TimeBaseStructInit(&TIM_TimeBaseStructure);
  TIM_TimeBaseStructure.TIM_Period = 42000-1; // 1Hz
  TIM_TimeBaseStructure.TIM_Prescaler = 1000-1; // 42 kHz
  TIM_TimeBaseStructure.TIM_ClockDivision = TIM_CKD_DIV1;
  TIM_TimeBaseStructure.TIM_CounterMode = TIM_CounterMode_Up;
  TIM_TimeBaseInit(TIM3, &TIM_TimeBaseStructure);

  TIM_SetCompare4(TIM3,41999);

  TIM_DMAConfig(TIM3,TIM_DMABase_SR,TIM_DMABurstLength_1Transfer);

  TIM_DMACmd(TIM3,TIM_DMA_CC4,ENABLE);

  DMA_InitStructure.DMA_Channel = DMA_Channel_5;
  DMA_InitStructure.DMA_PeripheralBaseAddr = (uint32_t)&(GPIOE->ODR);
  DMA_InitStructure.DMA_Memory0BaseAddr = (uint32_t)&LED_PIN_SET;
  DMA_InitStructure.DMA_DIR = DMA_DIR_MemoryToMemory;
  DMA_InitStructure.DMA_BufferSize = 10;
  DMA_InitStructure.DMA_PeripheralInc = DMA_PeripheralInc_Enable;
  DMA_InitStructure.DMA_MemoryInc = DMA_MemoryInc_Enable;
  DMA_InitStructure.DMA_PeripheralDataSize = DMA_PeripheralDataSize_HalfWord;

  DMA_InitStructure.DMA_MemoryDataSize = DMA_MemoryDataSize_HalfWord;
  DMA_InitStructure.DMA_Mode = DMA_Mode_Circular;
  DMA_InitStructure.DMA_Priority = DMA_Priority_VeryHigh;
  DMA_InitStructure.DMA_FIFOMode = DMA_FIFOMode_Disable;
  DMA_InitStructure.DMA_FIFOThreshold = DMA_FIFOThreshold_Full;
  DMA_InitStructure.DMA_MemoryBurst = DMA_MemoryBurst_Single;
  DMA_InitStructure.DMA_PeripheralBurst = DMA_PeripheralBurst_Single;

  DMA_Init(DMA1_Stream2, &DMA_InitStructure);
  DMA_Cmd(DMA1_Stream2, ENABLE);

  //TIM_Cmd(TIM3, ENABLE);

}

void init_gpio( void ) {

  GPIO_InitTypeDef      GPIO_InitStructure;

  RCC_AHB1PeriphClockCmd( RCC_AHB1Periph_GPIOE, ENABLE);

  GPIO_InitStructure.GPIO_Pin = GPIO_Pin_5;
  GPIO_InitStructure.GPIO_Speed = GPIO_Speed_25MHz;
  GPIO_InitStructure.GPIO_Mode = GPIO_Mode_OUT;
  GPIO_InitStructure.GPIO_PuPd = GPIO_PuPd_NOPULL ;
  GPIO_InitStructure.GPIO_OType = GPIO_OType_PP;

  GPIO_Init(GPIOE, &GPIO_InitStructure);

}

int main( void ) {

    uint32_t i;

    i = 0;

    SystemInit();

    RCC_ClocksTypeDef rcctdef;

    RCC_GetClocksFreq(&rcctdef);

    init_gpio();

    TIM3_Config();

    TIM_Cmd(TIM3, ENABLE);

    while(1) {

         i++;
    }

    // sollte nicht erreicht werden
    return 1;

}

ABER:

er tut einfach nicht. Sobald der Timer aktiviert wird und der erste 
Request über die Bühne geht (ob manuell ausgelöst (TIM3->EGR) oder 
automatisch) stirbt das DMA enable Flag und es erscheint ein hässliches 
Transfer Error Interrupt Flag (TEIF) an dessen Statt.

Jetzt kommt es: Nach einem Tag verzweifelten Hin- und Herschieben, 
Fremdcodewälzen versuche ich es mal mit dem Timer 1 auf DMA2Stream4.

Und tada ... alles läuft wie es soll.

Leider verstehe ich immer noch nicht, was an obiger Konfiguration so 
daneben geht? Kann mir jemand erklären, warum der Code dort oben nicht 
funktioniert?

[WP (Gast)]

Ben Hogan schrieb:
>

> ...
> DMA_InitStructure.DMA_DIR = DMA_DIR_MemoryToMemory;
> ...
>

Memory zu Memory mag der DMA1 wohl nicht so gerne. Hast du es schonmal 
mit Memory zu Peripheral versucht?

[Uwe B. (derexponent)]

das hier ist wohl auch nich im Sinne des Erfinders :

DMA_InitStructure.DMA_PeripheralInc = DMA_PeripheralInc_Enable;

so landet nur das erste Wert im ODR-Register

[Ben H. (Firma: Student) (benhogan)]

Oh ja, danke für den Tip. Was ihr hier seht, ist das Ergebnis eines 
taglangen Experimentes. Da wurden schon viele Werte ausprobiert.

Da stand vorher

DMA_InitStructure.DMA_DIR = DMA_DIR_MemoryToPeripheral;

und eigentlich sollte dort auch stehen

DMA_InitStructure.DMA_PeripheralInc = DMA_PeripheralInc_Disable;

Auch die BufferSize stand ursprünglich mal auf 2.

Sorry für die Schlampigkeit.

Im Anhang findet ihr die aufgeräumte, funktionierende Version für Timer 
1 durch DMA2.

Hat jemand eine Idee, was ich übersehen habe bzw. warum das für den 
Timer3 DMA1 nicht funktioniert?

[Ben H. (Firma: Student) (benhogan)]

Ja, danke auch Dir, Uwe. Ist mir soeben auch aufgefallen.

[Uwe B. (derexponent)]

poste nochmal den nicht funkionierenden (aber aktuellen) code

[Ben H. (Firma: Student) (benhogan)]

Gern.

Im Anhang findet ihr die korrekte, aber nicht funktionierende 
Implementierung.

Wird der Timer3 in der main aktiviert, so verabschiedet sich der DMA1 
(S2CR->EN = 0x0) mit einem TEIF2 im DMA1->LISR. Das S2NDTR wird um eins 
dekrementiert, also passiert da schon was.

[Ben H. (Firma: Student) (benhogan)]

So, jetzt hab ich das ganze Spielchen noch für den

(TIM1 DMA2)*läuft*
(TIM8 DMA2)*läuft*

und

(TIM2 DMA1)*zonk*
(TIM3 DMA1)*zonk*

ausprobiert.

Also darf man vermuten, dass DMA1 bzw. der APB1 die Problemkinder sind 
(abgesehen von dem Typ hinter dem Bildschirm :)?

[Uwe B. (derexponent)]

kann es sein das der DMA1 nicht auf die GPIOs schreiben kann (AHB1) ?!?

bei Memory2Memory kenne ich eine Einschränknung vom DMA1 aber bei GPIO ?

[Marcus H. (Firma: www.harerod.de) (lungfish)]

Hi Ben,
schau bitte mal in das RM0090 10.3.2 Figure 33.
Hier siehst Du welcher DMA-Controller wohin schreiben darf.
10.3.3 zeigt Dir das mögliche Request Mapping - Tables 43/44.
Grüße, Marcus

[Ben H. (Firma: Student) (benhogan)]

@Uwe: ja, dass Mem2Mem bei DMA1 nicht geht habe ich auch festgestellt, 
aber GPIO ... das wirft immer noch Fragen auf.

@Marcus: Die Tabellen für das Request Mapping (Tab. 43/44) kenne ich 
natürlich und musste die ja auch bei der Wahl des DMAs/Streams und 
Channels berücksichtigen. Sonst würde das Event den Request ja gar nicht 
erst auslösen.

Auf meinen Verdacht hin habe ich mir Abb. 33 angesehen konnte dort aber 
keinen Widerspruch zu meiner Implementierung feststellen bzw. dort 
verstehe ich die AHB-APB-bridges nicht so recht ...
( Anhang seht ihr die Abbildung nochmal )
links:Eingang rechts:Ausgang?

Heißt das, dass ich nur TIM1 oder TIM8 verwenden kann, um vom Speicher 
auf die GPIOs zu schreiben?

[Marcus H. (Firma: www.harerod.de) (lungfish)]

Roger that, give the man a cigar!

Scherz beiseite - ich habe eine ähnlich Anwendung auf dem STM32F407 am 
Laufen. Zwei unabhängige Datenpumpen, eine auf TIM1, eine auf TIM8.

[Ben H. (Firma: Student) (benhogan)]

Danke, aber ich hab das Rauchen vor Jahren aufgegeben.

Nur zwei Timer für die DMA-gesteuerte Ausgabe so vieler Pins ... finde 
ich ein bissl spärlich. Dann sind die auch noch nur 16 Bit "groß".

Enttäuschend.

Danke für die Klärung meiner Verständnisprobleme. Ich denke dieser 
Thread ist damit geschlossen.