Speicher IC mit spez. Anforderungen

[Dex D. (dexter)]

Hallo zusammen

Ich bin auf der Suche nach einem kleinen Speicher-IC.
Und zwar möchte ich wissen, ob es so etwas gibt, was ich mir vorstelle:

-  Datenausgänge könne auf HiZ geschaltet werden
-  Datenspeichern über ein Bus-Interface (SPI,I2C, o.ä.)
-  Wenn die Ausgänge aktiv sind, soll nur die Andresse geändert werden 
müssen (nicht Ausgänge deaktivieren, Adresse anlegen, wieder aktivieren)
-  Min. 11 parallele Ausgänge (D0 – D10)
-  Nur etwa 128bit Speicher nötig

Gibt es etwas in diese Richtung, oder muss ich mir da etwas anderes 
überlegen?

Gruss Dexter

[Harald W. (wilhelms)]

Dex Dexter schrieb:

> Ich bin auf der Suche nach einem kleinen Speicher-IC.
> -  Nur etwa 128bit Speicher nötig

Grundsätzlich lässt sich sowas mit einem µC lösen. Da kannst Du
jedes gewünschte Feature per Programm einstellen.

[Rufus Τ. F. (rufus)]

Dex Dexter schrieb:
> -  Datenausgänge könne auf HiZ geschaltet werden

Das macht jedes stinknormale SRAM so, wenn /CS und/oder /OE inaktiv 
sind.

> -  Datenspeichern über ein Bus-Interface (SPI,I2C, o.ä.)

Das widerspricht der Forderung nach parallelen Ausgängen und 
anzulegender Adresse.

> -  Wenn die Ausgänge aktiv sind, soll nur die Andresse geändert werden
> müssen (nicht Ausgänge deaktivieren, Adresse anlegen, wieder aktivieren)

Das macht jedes stinknormale asynchrone SRAM so, z.B. der uralte 
Klassiker 6116. Beim Umschalten, also Ändern der Adresse, kann es 
naturgemäß zu "Glitches" kommen, d.h. kurzzeitig undefinierten Zuständen 
an den Ausgängen. Das ist aber prinzipbedingt so.

> -  Min. 11 parallele Ausgänge (D0 – D10)

Nimm zwei. Dann hast Du 16 Aus- und Eingänge.

> -  Nur etwa 128bit Speicher nötig

O.g. 6116 speichert 2 kiByte.



Was genau hast Du vor?

[H.Joachim S. (crazyhorse)]

Oder 3x 2114 für 12bit (habe ich glaube ich sogar noch rumliegen :-) )

[Dex D. (dexter)]

Also kurz mein Vorhaben:
Die Datenausgänge möchte ich zusammenhängen (deshalb HiZ) und auf ein 
weiteres Modul geben.
Die Adressen werden in einer Loop durchgelaufen und immer wieder 
ausgegeben.
Während vom einen Speicher gelesen wird, will ich den zweiten 
beschreiben können (deshalb separat In/Output).
Da immer wieder die gleichen Daten nacheinander ausgegeben werden und 
dies sehr schnell, möchte ich damit nicht den uP beschäftigen. (Das 
wechseln vom einen zum anderen Speicher geschieht nur immer nach 
mehreren Minuten).
Der soll andere Aufgaben lösen.

[Route_66 H. (route_66)]

Dex Dexter schrieb:
> -  Min. 11 parallele Ausgänge (D0 – D10)
> -  Nur etwa 128bit Speicher nötig

Hallo!
128 läßt sich ganz schlecht durch 11 teilen.
Meinst Du vielleich 128 Worte zu 11 Bit?

Dex Dexter schrieb:
> Da immer wieder die gleichen Daten nacheinander ausgegeben werden und
> dies sehr schnell, möchte ich damit nicht den uP beschäftigen. (Das
> wechseln vom einen zum anderen Speicher geschieht nur immer nach
> mehreren Minuten).

Was bedeutet "sehr schnell"?

Wo kommt jetzt plötzlich ein zweiter Speicher her, der gewechselt werden 
soll?

Oder das hier:
Dex Dexter schrieb:
> (deshalb separat In/Output).

Soll es sowas ähnliches werden:
http://de.wikipedia.org/wiki/Arbitr%C3%A4rgenerator
?

[uwe (Gast)]

Dann sehe ich als einzige lösung zwei Dual Port RAMs wobei die Eingänge 
dann noch von SPI auf parallel gewandelt werden müßten und nen bischen 
Gluelogic braucht man auch.
Da wäre wohl nen kleines FPGA mit zwei RAM Böcken ganz gut ne 
Statemachine zum seriel zu parallel wandeln und die Glue Logic auch noch 
rein.

[Dex D. (dexter)]

Route 66 schrieb:
> Hallo!
> 128 läßt sich ganz schlecht durch 11 teilen.
> Meinst Du vielleich 128 Worte zu 11 Bit?

Naja 11 Bit breite Speicher findest du nicht so oft, deshalb hab ich es 
gleich auf eine eher erhältliche Grösse gerundet.


uwe schrieb:
> Da wäre wohl nen kleines FPGA mit zwei RAM Böcken ganz gut

Daran habe ich auch schon gedacht, kommt wohl auch billiger als zwei RAM 
und nur einen Bruchteil davon benutzen.