Hallo Leute,
ich möchte euch gerne meinen Gatetreiber für einen (SiC) FET vorstellen.
Dieser FET verträgt eine maximale Gate-Source Spannung von -10V/25V,
weshalb ich ihn gerne mit ca. -5V/20V betreiben möchte.
Aufgrund der geringen Threshold Spannung ist ein negatives Ausschalten
erforderlich; auch ist eine galvanische Trennung nötig, da der Schalter
in einem Wechselrichter Anwendung finden soll.
Der Schaltplan befindet sich im Anhang.
Erklärung:
Ein 12V zu +-12V DC/DC Wandler (RKZ-1212D) ermöglicht die galvanische
Trennung. Der Bezugspunkt der Sekundärseite ist -12V (Siehe Optic Fiber
receiver und Gate-Treiber IC). Mittels einer 4.7V Zener diode wird wird
die nötige Versorgungsspannung für den Optic Fiber receiver bereit
gestellt (-7.3V - (-12V) = 4.7V).
Auch sind die -7.3V an das Source Potential des FETs vorhanden, um die
gewünschten Spannung am Gate zu ermöglichen:
Ein: U_GS = 12V - (-7.3V) = 19.3V
Aus: U_GS = -12V - (-7.3V) = -4.7V
Um die Schleife beim Einschalten und Ausschalten vom optic fiber
receiver zu entkoppeln, habe ich nah am FET zwei 1uF
Keramikkondensatoren (X7R) verwendet.
Jetzt habe ich den Treiber mal getestet und im Prinzip funktioniert es,
aber eben nicht so wirklich (siehe Treiber.png und Treiber1.png).
Gemessen wird die Gate-Source Spannung. Es sieht so aus, als ob während
der PWM die Spannung nach unten gedrückt wird. Die Spannungsdifferenz
hingegen bleibt konstant.
Jetzt meine Frage an euch:
Hat jemand von euch eine Idee, woran das liegen könnte und auch, wie man
das in den Griff bekommen könnte?
Vielen Dank.
Falls Informationen fehlen, reiche ich sie gerne nach.
Gruß,
Alexander
Alexander schrieb:> Hat jemand von euch eine Idee, woran das liegen könnte und auch, wie man> das in den Griff bekommen könnte?
Ein Teil des Gatestromes fliest über Source ab und verschiebt dabei die
Spannung an der zu hochohmigen -7,3V-Erzeugung. Das kann man schön an
der tastgradabhängigen Verschiebung sehen.
ArnoR schrieb:> Ein Teil des Gatestromes fliest über Source ab und verschiebt dabei die> Spannung an der zu hochohmigen -7,3V-Erzeugung. Das kann man schön an> der tastgradabhängigen Verschiebung sehen.
Hieße also, dass der Widerstand R3 verringert werden müsste, oder?
Oder ist der Ansatz total verkehrt mit der Zener Diode?
Die 100 nF zwischen -7,3V und GND_Sec kommen mir ziemlich wenig vor, da
würde ich eher so 1 .. 10 µF einbauen.
Wie groß ist denn die Stromaufnahme von OF1? Wichtig ist, dass durch den
Widerstand R3 mehr strom kommt als in OF1 "verbraucht" wird.
Alexander schrieb:> Oder ist der Ansatz total verkehrt mit der Zener Diode?
Es gibt sicherlich elegantere Methoden (Linearregler), aber
funktionieren müsste es schon.
Alexander schrieb:> Hieße also, dass der Widerstand R3 verringert werden müsste, oder?> Oder ist der Ansatz total verkehrt mit der Zener Diode?
Ich verstehe die Schaltung nicht. Normalerweise ist Source Bestandteil
des Lastkreises (der 400V), du dagegen hast Source auf igendein
Potential (-7V3) gelegt. Eigentlich würde man die negative
Treiberversorgung auf ein geeignetes negatives Potential (-5V) bezuglich
Source (=0V) legen.
ArnoR schrieb:> Eigentlich würde man die negative> Treiberversorgung auf ein geeignetes negatives Potential (-5V) bezuglich> Source (=0V) legen.
Das ist doch auch so: -12V ist gegenüber -7,3V auf -4,3V.
Johannes E. schrieb:> Das ist doch auch so: -12V ist gegenüber -7,3V auf -4,3V.
Ja, aber jetzt fließt der Laststrom (des 400V-Kreises) mit durch die
7V3-Erzeugung rechts oben im Bild.
ArnoR schrieb:> Ja, aber jetzt fließt der Laststrom (des 400V-Kreises) mit durch die> 7V3-Erzeugung rechts oben im Bild.
Der Lastkreis am Source-Anschluss ist hier offensichtlich nicht
gezeichnet, und ist für die Funktion des Gate-Treibers auch nicht so
wichtig.
Der Laststrom kann nicht durch die 7V3-Erzeugung fließen, weil die ja
potentialfrei ist.
Die Ursache für die Spannungs-Verschiebung ist vermutlich, dass der
Gate-Strom, der aus dem Gate-Treiber kommt und über den Source-Anschluss
in das -7V3-Netz zurückfließt, durch die Z-Diode fließt und dieser Strom
aus relativ hohen, dünnen Spitzen besteht.
Diese Spitzen werden von den 100nF nicht ausreichend abgefangen und
dadurch ist der Spannungsabfall an der Z-Diode höher. Mit einem größeren
Kondensator sollte es also besser werden.
Hi,
zurück ausm Labor. Mit einem geringeren R3 funktioniert es wesentlich
besser. Jetzt sieht es so aus, wie ich es mir vorgestellt habe,
Johannes E. schrieb:> Die 100 nF zwischen -7,3V und GND_Sec kommen mir ziemlich wenig> vor, da> würde ich eher so 1 .. 10 µF einbauen.
Der Schaltplan im Datenblatt des OF1 hatte 100nF vorgeschrieben. Habe
ich allerdings um 1uF ergänzt - ohne Änderungen.
Es stimmt, was Johannes E. vermutete. Der Lastkreis ist nicht
eingezeichnet, weil das ein eigener Schaltplan bzw. eine eigene Platine
ist. Treiber PCB und Lastkreis PCB werden über einen Stecker miteinander
verbunden. Im Endeffekt sieht der Stecker des Treibers allerdings den
FET, weshalb ich nur den FET eingezeichnet habe.
Die -7.3V beziehen sich auf die Spannungen der Treiberplatine. Aufgrund
der galvanischen Trennung sind die -7.3V auf der Treiberplatine die 0V
im Lastkreis.
Somit sind die -12V auf der Treiberplatine 4.7V geringer als die 0V im
Lastkreis. Oder anders ausgedrückt: Das GND auf der Treiberplatine ist
-4.7V mit Referenz der 0V (Source Pin) im Lastkreis.
Um die -7.3V Spannungserzeugung auf der Treiberplatine nicht zu
beeinflussen, wurden die beiden 1uF Kondensatoren am Ausgang des
Treibers (möglichst nah am FET) gepackt, um eine Entkopplung zu
ermöglichen.
Sorry für die Missverständnisse.
Fragen?
Gruß,
Alexander
Gate_Treiber.png
(14 KB)
Treiber.png
(13 KB)
Treiber1.png
(15 KB)
