Quartus: Pin Assignment (ein Signal an mehreren Pins)

[Markus F. (mfro)]

möglicherweise blöde Frage, aber ich find's ums Verrecken nicht:

wie mache ich dem Pin Planner (oder von mir aus auch dem Assignment 
Editor) klar, daß an zwei unterschiedlichen Clock Pins ein und dasselbe, 
identische Signal anliegt?

Der Assignment Editor akzeptiert die zusätzliche Zuordnung, wenn bereits 
ein Pin zugeordnet ist, aber nach dem Abspeichern und Neuladen ist sie 
wieder weg.

Der Pin Planner meckert ("can't specify existing node name"), wenn man 
versucht, das Signal ein zweites Mal einem Pin zuzuordnen.

Wie mach' ich's richtig?

[peter (Gast)]

Probier dein Versuch doch mal in der grafischen Programmierung von 
Quartus?

Gruss

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Markus F. schrieb:
> wie mache ich dem Pin Planner (oder von mir aus auch dem Assignment
> Editor) klar, daß an zwei unterschiedlichen Clock Pins ein und dasselbe,
> identische Signal anliegt?
Wofür sollte das gut sein?
Was ist das Problem hinter dieser Frage?
Es kann schon nicht ein beliebiges "gleiches" Signal an 2 Pins 
hereinkommen, weil dazwischen sicher irgendwelche Laufzeiten sind. Und 
noch viel weniger ein Taktsignal!

[Markus F. (mfro)]

Lothar Miller schrieb:
> Markus F. schrieb:
> Wofür sollte das gut sein?
> Was ist das Problem hinter dieser Frage?
> Es kann schon nicht ein "gleiches" Signal an 2 Pins hereinkommen, weil
> dazwischen sicher irgendwelche Laufzeiten sind. Und noch viel weniger
> ein Taktsignal!

Der Board-Designer hat nun mal beschlossen, daß es so ist und MAIN_CLK 
(64 MHz) an zwei direkt nebeneinanderliegende CLK-Pins angeschlossen 
(warum auch immer). Irgendwelche Verschiebungen bzgl. Laufzeit sollte es 
eher nicht geben (die Leiterbahn teilt sich erst unmittelbar vor den 
Pins).

Natürlich könnte ich einen Pin davon einfach ignorieren (habe ich 
seither so gemacht), andererseits wird das Design langsam zeitlich ein 
wenig eng und ich dachte, es könnte möglicherweise dem Fitter ein wenig 
helfen, wenn er zwei identische globale Takte (in zwei unterschiedlichen 
clock networks) zur Verfügung hat.

Ansonsten müsste ich wohl das zweite Clock-Signal anders benennen, 
irgendwie erklären daß beide takt- und phasengleich sind und "von Hand" 
an die verschiedenen Module verteilen?

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Markus F. schrieb:
> wenn er zwei identische globale Takte (in zwei unterschiedlichen clock
> networks) zur Verfügung hat.
Das machst du (bzw. die Toolchain selber) aber besser im FPGA.

> Ansonsten müsste ich wohl das zweite Clock-Signal anders benennen,
> irgendwie erklären daß beide takt- und phasengleich sind und "von Hand"
> an die verschiedenen Module verteilen?
Probiers aus: das wird nichts bringen. Wie auch? Das was du da von Hand 
machen willst, kann die Toolchain mit einem einzigen Taktpin schon seit 
langem. Dafür gibt es Taktmanager, Takttreiber und Taktverteiler...

> Der Board-Designer hat nun mal beschlossen, daß es so ist
Frag ihn doch mal: Warum?

[./. (Gast)]

Die Glaskugel:
Womoeglich sind es differentielle Signale.

[Bürovorsteher (Gast)]

> Womoeglich sind es differentielle Signale.

Nein.

> (die Leiterbahn teilt sich erst unmittelbar vor den Pins).

[Markus F. (mfro)]

Lothar Miller schrieb:
> Markus F. schrieb:
>> wenn er zwei identische globale Takte (in zwei unterschiedlichen clock
>> networks) zur Verfügung hat.
> Das machst du (bzw. die Toolchain selber) aber besser im FPGA.
>
>> Ansonsten müsste ich wohl das zweite Clock-Signal anders benennen,
>> irgendwie erklären daß beide takt- und phasengleich sind und "von Hand"
>> an die verschiedenen Module verteilen?
> Probiers aus: das wird nichts bringen. Wie auch? Das was du da von Hand
> machen willst, kann die Toolchain mit einem einzigen Taktpin schon seit
> langem. Dafür gibt es Taktmanager, Takttreiber und Taktverteiler...
>

D.h. im Klartext: ich begrab' das als Schnapsidee.

>> Der Board-Designer hat nun mal beschlossen, daß es so ist
> Frag ihn doch mal: Warum?
Werd' ich machen.

Danke!

[berndl (Gast)]

Markus F. schrieb:
> Ansonsten müsste ich wohl das zweite Clock-Signal anders benennen,
> irgendwie erklären daß beide takt- und phasengleich sind und "von Hand"
> an die verschiedenen Module verteilen?

Kannst du machen, oder es zumindest versuchen. Aber Fakt ist, du hast 
dann 2 Takte in deinem Design und du musst dich halt entscheiden, 
welcher der beiden denn auf den Clock-Tree an die FFs geht. Also m.M. 
nach eine Schnapsidee...

[Schlumpf (Gast)]

Markus F. schrieb:
> D.h. im Klartext: ich begrab' das als Schnapsidee.

Es ist auch eine Schnapsidee ;-)