Quartus: Pin Assignment (ein Signal an mehreren Pins)

OP #3750169
möglicherweise blöde Frage, aber ich find's ums Verrecken nicht:

wie mache ich dem Pin Planner (oder von mir aus auch dem Assignment 
Editor) klar, daß an zwei unterschiedlichen Clock Pins ein und dasselbe, 
identische Signal anliegt?

Der Assignment Editor akzeptiert die zusätzliche Zuordnung, wenn bereits 
ein Pin zugeordnet ist, aber nach dem Abspeichern und Neuladen ist sie 
wieder weg.

Der Pin Planner meckert ("can't specify existing node name"), wenn man 
versucht, das Signal ein zweites Mal einem Pin zuzuordnen.

Wie mach' ich's richtig?
Moderator (Firma: Titel) Persönliche Seite
Markus F. schrieb:
> wie mache ich dem Pin Planner (oder von mir aus auch dem Assignment
> Editor) klar, daß an zwei unterschiedlichen Clock Pins ein und dasselbe,
> identische Signal anliegt?
Wofür sollte das gut sein?
Was ist das Problem hinter dieser Frage?
Es kann schon nicht ein beliebiges "gleiches" Signal an 2 Pins 
hereinkommen, weil dazwischen sicher irgendwelche Laufzeiten sind. Und 
noch viel weniger ein Taktsignal!
OP
Lothar Miller schrieb:
> Markus F. schrieb:
> Wofür sollte das gut sein?
> Was ist das Problem hinter dieser Frage?
> Es kann schon nicht ein "gleiches" Signal an 2 Pins hereinkommen, weil
> dazwischen sicher irgendwelche Laufzeiten sind. Und noch viel weniger
> ein Taktsignal!

Der Board-Designer hat nun mal beschlossen, daß es so ist und MAIN_CLK 
(64 MHz) an zwei direkt nebeneinanderliegende CLK-Pins angeschlossen 
(warum auch immer). Irgendwelche Verschiebungen bzgl. Laufzeit sollte es 
eher nicht geben (die Leiterbahn teilt sich erst unmittelbar vor den 
Pins).

Natürlich könnte ich einen Pin davon einfach ignorieren (habe ich 
seither so gemacht), andererseits wird das Design langsam zeitlich ein 
wenig eng und ich dachte, es könnte möglicherweise dem Fitter ein wenig 
helfen, wenn er zwei identische globale Takte (in zwei unterschiedlichen 
clock networks) zur Verfügung hat.

Ansonsten müsste ich wohl das zweite Clock-Signal anders benennen, 
irgendwie erklären daß beide takt- und phasengleich sind und "von Hand" 
an die verschiedenen Module verteilen?
Moderator (Firma: Titel) Persönliche Seite
Markus F. schrieb:
> wenn er zwei identische globale Takte (in zwei unterschiedlichen clock
> networks) zur Verfügung hat.
Das machst du (bzw. die Toolchain selber) aber besser im FPGA.

> Ansonsten müsste ich wohl das zweite Clock-Signal anders benennen,
> irgendwie erklären daß beide takt- und phasengleich sind und "von Hand"
> an die verschiedenen Module verteilen?
Probiers aus: das wird nichts bringen. Wie auch? Das was du da von Hand 
machen willst, kann die Toolchain mit einem einzigen Taktpin schon seit 
langem. Dafür gibt es Taktmanager, Takttreiber und Taktverteiler...

> Der Board-Designer hat nun mal beschlossen, daß es so ist
Frag ihn doch mal: Warum?
OP
Lothar Miller schrieb:
> Markus F. schrieb:
>> wenn er zwei identische globale Takte (in zwei unterschiedlichen clock
>> networks) zur Verfügung hat.
> Das machst du (bzw. die Toolchain selber) aber besser im FPGA.
>
>> Ansonsten müsste ich wohl das zweite Clock-Signal anders benennen,
>> irgendwie erklären daß beide takt- und phasengleich sind und "von Hand"
>> an die verschiedenen Module verteilen?
> Probiers aus: das wird nichts bringen. Wie auch? Das was du da von Hand
> machen willst, kann die Toolchain mit einem einzigen Taktpin schon seit
> langem. Dafür gibt es Taktmanager, Takttreiber und Taktverteiler...
>

D.h. im Klartext: ich begrab' das als Schnapsidee.

>> Der Board-Designer hat nun mal beschlossen, daß es so ist
> Frag ihn doch mal: Warum?
Werd' ich machen.

Danke!
Gast
Markus F. schrieb:
> Ansonsten müsste ich wohl das zweite Clock-Signal anders benennen,
> irgendwie erklären daß beide takt- und phasengleich sind und "von Hand"
> an die verschiedenen Module verteilen?

Kannst du machen, oder es zumindest versuchen. Aber Fakt ist, du hast 
dann 2 Takte in deinem Design und du musst dich halt entscheiden, 
welcher der beiden denn auf den Clock-Tree an die FFs geht. Also m.M. 
nach eine Schnapsidee...

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 12 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.